文献

J-GLOBAL ID：201802256721540713   整理番号：18A1907161

インダクタンス抽出によるパッケージ電力層ネットのための平面対PEECモデリング【JST・京大機械翻訳】

Plane-Pair PEEC Modeling for Package Power Layer Nets with Inductance Extraction

著者 (8件)： Bai Siqi (Missouri University of Science and Technology, Rolla, MO, USA) ,  Cho Jonghyun (Missouri University of Science and Technology, Rolla, MO, USA) ,  Ruehli Albert (Missouri University of Science and Technology, Rolla, MO, USA) ,  Drewniak James (Missouri University of Science and Technology, Rolla, MO, USA) ,  Connor Samuel (IBM, Raleigh, NC, USA) ,  Cocchini Matteo (IBM, Raleigh, NC, USA) ,  Becker Dale (IBM, Raleigh, NC, USA) ,  Li Erping (Zhejiang University, Hangzhou, Zhejiang, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ICCEM  ページ： 1-3  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最近のFPGAとCPUは顕著な電力を消費し,低インピーダンス配電ネットワーク(PDN)はロバスト性能を得るために重要である。パッケージにおけるデカップリングコンデンサは,通常,数十MHzから数百MHzまでの中間周波数スイッチング電流のための電荷を提供する。これらのコンデンサの有効性は電流ループに関連するインダクタンスによって制限される。市販のツールはPDNインピーダンスを推定することができるが,それらはインダクタンス収集の洞察を提供する物理ベース回路を生成しない。本論文では,パッケージ上の電力層のインダクタンスを抽出するために,平面対部分要素等価回路(PPP)法を適用した。この方法を空洞モデルと市販ツールとの比較により検証した。抽出されたインダクタンスは,物理学に基づく回路モデルを生成するために用いることができる。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： インピーダンス ,  中間周波数 ,  *インダクタンス ,  FPGA ,  *電力 ,  等価回路 ,  *モデリング ,  コンデンサ ,  回路モデル ,  電流
準シソーラス用語： キャビティモデル ,  スイッチング電流 ,  デカップリングキャパシタ ,  配電網 ,  低インピーダンス , 【Automatic Indexing@JST】

分類 (3件)： 医用画像処理  (JE04020T) ,  NMR一般  (BM07041R) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： インダクタンス ,  パッケージ ,  ネット ,  モデリング