文献
J-GLOBAL ID:201802257007126576   整理番号:18A1861300

ロバストなアナログ混合信号物理設計フローの一部としての自動事前配置位相【JST・京大機械翻訳】

Automated pre-placement phase as a part of robust analog-mixed signal physical design flow
著者 (7件):
資料名:
巻: 63  ページ: 18-30  発行年: 2018年 
JST資料番号: H0891A  ISSN: 0167-9260  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: オランダ (NLD)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文で紹介した集積回路(IC)アナログ混合信号(AMS)物理設計フローの新しい予備配置位相,それらのトポロジー的,構造的および電気的性質に従って,平面IC技術で使用される電気デバイスを自動的に分類した。提示した設計段階は人間の労働を置き換え,設計時間を節約し,人間の誤りを防ぐことができる。提案した方法のソフトウェア実装は,最終的な事前配置行列を生成するとき,スクリプトの終わりに一度だけ移動するレイアウトインスタンスの仮想オブジェクトで動作する。アルゴリズムの複雑さは,仮想オブジェクトマトリックスインデクシングの新しい方法によって減少する。自動事前配置位相は,STMicroエレクトロニクスからの160nm BCD8sPとSOIBCD8S技術におけるAMS回路の設計の間に使用され,手動ソーティングと比較して3164から20099倍の範囲でより速かった。手動ソーティング時間と自動事前配置時間の比率の推定は,標準配置フローと比較して,回路複雑性の増加による成長時間節約を示した。導入された増強されたレイアウトフローは,AMSの物理的設計,特に半導体デバイスの誤ったバルク接続誤差の開始時に起こるほとんど検出できない誤差の生成を防ぐことができる。自動事前配置位相は,再研究の時間を節約し,全体の設計プロセスをスピードアップする。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  エネルギー消費・省エネルギー 

前のページに戻る