文献

J-GLOBAL ID：201802257079454363   整理番号：18A0121840

ノイズ可変比較器を用いたノンバイナリ逐次比較型アナログ-デジタル変換器の設計

Design of Non-Binary SAR ADC with Noise-Tunable Comparator

著者 (7件)： 伊藤貴亮 (東大) ,  飯塚哲也 (東大) ,  名倉徹 (東大) ,  浅田邦博 (東大) ,  飯塚哲也 (東大 大規模集積システム設計教育研究セ) ,  名倉徹 (東大 大規模集積システム設計教育研究セ) ,  浅田邦博 (東大 大規模集積システム設計教育研究セ)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 117  号： 344(ICD2017 51-96)  ページ： 9-13  発行年： 2017年12月07日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 電力効率の向上のためにノイズ可変比較器を用いた16ビットノンバイナリ逐次比較型アナログ-デジタル変換器(SAR ADC)を提案する。内部で用いる容量性デジタル-アナログ変換器(C-DAC)では容量値をノンバイナリの値とすることで冗長性を持たせ,セトリングや容量のミスマッチ,比較器からのキックバック等の影響を低減している。また3段階のリファレンスを持つDAC(tri-level DAC)を用いることでスイッチングの際の消費電力も削減している。比較器にはノイズ調整機能があり,DACでの冗長性に応じて比較器のノイズレベルを調整することでA-D変換の際の電力効率を向上させている。提案するADCを0.18μm CMOSプロセスを用いて実装し,シミュレーションによる検証においてナイキスト周波数における全高調波歪み(TDC)は-93.1dB,消費電力は32.92μW,FoMは39.0fJ/conv.-stepという結果となった。ノイズ可変比較器を用いることにより31.9%の電力の削減を達成している。(著者抄録)

シソーラス用語： *コンパレータ ,  *AD変換器 ,  方式 ,  レジスタ ,  *雑音 ,  *可変性 ,  比較 ,  冗長性 ,  回路シミュレーション ,  高速Fourier変換
準シソーラス用語： *雑音可変 ,  逐次比較型 ,  逐次比較型A-Dコンバータ

分類 (1件)： AD・DA変換回路  (NC05080M)

引用文献 (15件)：

• S. Liu et al., ′′A 12-Bit 10 MS/s SAR ADC With High Lin-earity and Energy-Efficient Switching,′′ IEEE Trans. Cir-cuits Syst. I, Reg. Papers, vol.63, no.10, pp.1616-1627, Oct. 2016.
• M. Yip and A. P. Chandrakasan, ′′A Resolution-Reconfigurable 5-to-10-Bit 0.4-to-1 V Power Scalable SAR ADC for Sensor Applications,′′ IEEE J. Solid-State Cir-cuits, vol.48, no.6, pp.1453-1464, Jun. 2013.
• J. Liu et al., ′′Uniform Quantization Theory-Based Linear-ity Calibration for Split Capacitive DAC in an SAR ADC,′′ IEEE Trans. Very Large Scale Integration (VLSI) Syst., vol.24, no.7, pp.2603-2607, Jul. 2016.
• D.-J. Chang et al., ′′Normalized-Full-Scale-Referencing Digital-Domain Linearity Calibration for SAR ADC,′′ IEEE Trans. Circuits Syst. I, Reg. Papers, vol.64, no.2, pp.322-332, Feb. 2017.
• F. Kuttner, ′′1.2V 10b 20MSample/s Non-Binary Successive Approximation ADC in 0.13um CMOS,′′ in IEEE ISSCC Dig. Tech. Papers, Feb. 2002, pp.176-177.

タイトルに関連する用語 (7件)： ノイズ ,  可変 ,  比較器 ,  バイナリ ,  逐次比較型 ,  アナログ-デジタル変換器 ,  設計