文献

J-GLOBAL ID：201802257225538290   整理番号：18A1092820

FPGAに基づくマルチチャネル大容量FIFO設計【JST・京大機械翻訳】

Design of multi-channel FIFO with mass storage facility based on FPGA

著者 (1件)： Xu Yangyang (連云港杰瑞電子公司 連云港222006)
資料名： Dianzi Celiang Jishu  (Dianzi Celiang Jishu)
巻： 40  号： 8  ページ： 193-197  発行年： 2017年 
JST資料番号： C3330A  ISSN： 1002-7300  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： FPGAに基づくマルチチャネル大容量FIFO設計方式を提案し,高速データ収集ボードカードにおいて,高速大容量FIFOがデータ取得の深さと速度を決定した。高速データ取得ボードの高いFIFO速度,大容量,および小体積の要求を満たすために,SDRAMとFPGAの共同設計方式を採用した。SDRAMの低価格,大きなメモリ空間,高速特性,およびFPGAによるSDRAMインタフェイス制御論理の複雑な問題を解決するために,メモリ空間をFIFOインタフェイスにカプセル化した。SDRAM状態制御装置,FIFOアドレスマネージャ,およびFIFO論理インタフェイスの設計と実装を達成した。Modelsimプラットフォーム上で、MicronTechnolog社SDRAMモデルに基づいたデータ読み書きシミュレーションを完成した。最後に,PXIボードカード上での実物テストを完成し,クロック周波数,遅延パラメータ,および読み書き速度がビット誤り率に及ぼす影響を解析し,調整方式を与えた。8回路16Mのメモリ深さ16bitsビット幅非同期デュアルポートFIFOを実現し、読み書き速度は128Mbpsに達し、高速データ収集システムのために信頼できるデータ記憶プラットフォームを提供した。Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： インタフェイス ,  記憶装置 ,  高速度 ,  データ蓄積 ,  データ収集 ,  *FPGA ,  シミュレーション ,  *FIFO ,  制御装置
準シソーラス用語： ビット誤り率 ,  クロック周波数 ,  低価格 ,  SDRAM ,  *大容量 ,  *マルチチャネル , 【Automatic Indexing@JST】

著者キーワード (5件)： SDRAM ,  FPGA ,  FIFO ,  PXI ,  high-speed sample system

分類 (2件)： 半導体集積回路  (NC03162T) ,  記憶装置  (JC04060F)

タイトルに関連する用語 (5件)： FPGA ,  マルチチャネル ,  大容量 ,  FIFO ,  設計