文献

J-GLOBAL ID：201802257320637083   整理番号：18A1486154

DTVA:動的なスレッド間ベクトル化アーキテクチャ【JST・京大機械翻訳】

DITVA: Dynamic Inter-Thread Vectorization Architecture

著者 (4件)： Kalathingal Sajith (Intel Corporation, India) ,  Collange Sylvain (Inria / Univ Rennes, CNRS, IRISA, France) ,  Swamy Bharath N. (Intel Corporation, India) ,  Seznec Andre (Inria / Univ Rennes, CNRS, IRISA, France)
資料名： Journal of Parallel and Distributed Computing  (Journal of Parallel and Distributed Computing)
巻： 120  ページ： 267-281  発行年： 2018年 
JST資料番号： D0613B  ISSN： 0743-7315  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： 単一プログラム多重データ(SPMD)プログラミングモデルにおいて,アプリケーションのスレッドは非常に類似した制御フローを示し,しばしば同じ命令を実行するが,異なるデータについて実行する。本論文では,SPMDアプリケーション上のスレッドを横切って存在する暗黙データレベル並列性を活用するために,動的スレッド間ベクトル化アーキテクチャ(DITVA)を提案した。動的ベクトル命令を実行時に組み立てることにより,DITVAは,動的スレッド間ベクトル実行モードを,単一命令,Graphics処理ユニットの多重スレッドモデルに拡張した。このモードでは,ロックステップで走る複数のスカラースレッドが単一命令ストリームを共有し,それぞれの命令インスタンスをSIMD命令に集約する。DITVAは既存のSIMDユニットを活用でき,既存のCPUアーキテクチャと二値互換性を維持することができる。スレッドとデータレベルの並列性をバランスさせるために,スレッドを静的に固定サイズにグループ化する。さらに,動的ベクトル化機会を最大化するために,著者らは,報酬の中でスレッド同期を有利にするために,フェッチステアリングポリシーを適合させて,このように,ロックステップ実行を改善した。PARSECとRodinia OpenMPベンチマークからのSPMDアプリケーションに関するDITVAアーキテクチャの実験評価は,現実的なバンクインタリーブキャッシュを持つ4war×4車線4問題DITVAアーキテクチャが,AVX命令を持つ4スレッド4問題SMTアーキテクチャと比較して1.55倍高い性能を達成し,一方,全体的24%エネルギー削減を達成した。DITVAは,メモリによって制限されたアプリケーションをより高い帯域幅アーキテクチャでスケールすることも可能にする。例えば,帯域幅が2GB/Tから16Gb/sに増加すると,メモリ結合アプリケーションがベースラインSMTと比較して3倍の性能改善を示すことを見出した。したがって,DITVAはSPMD並列セクション上で非常に高い単一コア性能を達成するための費用対効果の高い設計として現れる。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 応用プログラム ,  多重化 ,  互換性 ,  *計算機アーキテクチャ ,  *スレッド ,  帯域幅 ,  ベンチマーク ,  *ベクトル ,  マルチスレッド ,  モデル ,  SIMD ,  キャッシュメモリ
準シソーラス用語： 指令 ,  プログラミングモデル ,  *ベクトル化 , 【Automatic Indexing@JST】

著者キーワード (4件)： 同時マルチスレッド ,  単一命令多重データ ,  単一プログラム多重データ ,  ベクトル化

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  制御方式  (JC02030K)

タイトルに関連する用語 (3件)： スレッド ,  ベクトル ,  アーキテクチャ