文献

J-GLOBAL ID：201802257583181926   整理番号：18A1354971

130nm CMOS技術における超低電圧レールツーレール比較器の設計と性能解析【JST・京大機械翻訳】

Design and Performance Analysis of Ultra-Low Voltage Rail-to-Rail Comparator in 130 nm CMOS Technology

著者 (5件)： Nagy Lukas ,  Arbet Daniel ,  Kovac Martin ,  Potocny Miroslav ,  Stopjakova Viera
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： DDECS  ページ： 51-54  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文は,超低電圧非同期電圧コンパレータの設計と性能評価に取り組んだ。この回路は標準的なツインウェル130nm CMOS技術で設計され,0.6Vの電源電圧で-20~85°Cの温度範囲で動作することを意図している。提案したコンパレータはレール対レール範囲内の入力電圧を扱うことができる。低電圧設計アプローチ,すなわち,バルク駆動操作アプローチと組み合わせたgm/ID設計法を採用した。製作したプロトタイプチップの測定は,静的および動的パラメータの両方の評価を含んだ。シミュレーションと測定されたベンチデータ間の優れた相関が観察された。提案したコンパレータは,現在,0.4Vの低い電源電圧に対して再検討され,再設計されている。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *レール ,  *コンパレータ ,  再設計 ,  性能分析 ,  性能評価 ,  プロトタイプ ,  CMOS
準シソーラス用語： 温度範囲 ,  *レールツーレール ,  *低電圧 ,  電源電圧 ,  設計手法 ,  設計法 ,  入力電圧 ,  動的パラメータ , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  増幅回路  (NC05040U)

タイトルに関連する用語 (6件)： CMOS技術 ,  低電圧 ,  レールツーレール ,  比較器 ,  設計 ,  性能解析