文献

J-GLOBAL ID：201802257766642475   整理番号：18A2141148

新しい谷間探索アルゴリズムを用いた3D NANDフラッシュメモリのための高速読取再試行法

A fast read retry method for 3D NAND flash memories using novel valley search algorithm

著者 (12件)： Li Qianhui (University of Chinese Academy of Sciences) ,  Li Qianhui (Institute of Microelectronics of Chinese Academy of Sciences) ,  Li Qianhui (Yangtze Memory Technologies Co., Ltd.) ,  Wang Qi (University of Chinese Academy of Sciences) ,  Wang Qi (Institute of Microelectronics of Chinese Academy of Sciences) ,  Wang Qi (Yangtze Memory Technologies Co., Ltd.) ,  Xu Qikang (University of Chinese Academy of Sciences) ,  Xu Qikang (Institute of Microelectronics of Chinese Academy of Sciences) ,  Xu Qikang (Yangtze Memory Technologies Co., Ltd.) ,  Huo Zongliang (University of Chinese Academy of Sciences) ,  Huo Zongliang (Institute of Microelectronics of Chinese Academy of Sciences) ,  Huo Zongliang (Yangtze Memory Technologies Co., Ltd.)
資料名： IEICE Electronics Express (Web)  (IEICE Electronics Express (Web))
巻： 15  号： 22  ページ： 20180921(J-STAGE)  発行年： 2018年 
JST資料番号： U0039A  ISSN： 1349-2543  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 読取再試行は,電荷損失に起因する保持エラーを低減する最も効果的な方法の一つである。本論文では,高速読取再試行法のための新しい谷間探索アルゴリズムを提案し,これにより,従来の谷間探索アルゴリズム[1,8]を用いて,少なく見積もっても読取操作を3倍から2倍まで低減できた。実験結果は,読取再試行後の生ビットエラー率(RBER)が,新しい谷間探索アルゴリズムを用いて0.0344%に減少することを示し,これは,BCH(9088,8192,64)誤り訂正符号(ECC)[2,3]誤り訂正能力の4.41%以内であった。(翻訳著者抄録)

シソーラス用語： *数値 ,  *アルゴリズム ,  *フラッシュメモリ ,  *電気回路 ,  損失 ,  保持 ,  誤り率 ,  誤り訂正符号
準シソーラス用語： *3D-NANDフラッシュメモリ ,  データ保持 ,  ビットエラー率 ,  *谷間値 ,  *探索アルゴリズム ,  電荷損失 ,  *読取回路

著者キーワード (3件)： NANDフラッシュメモリ ,  読み取り ,  バレー探索

分類 (2件)： 半導体集積回路  (NC03162T) ,  その他の電子回路  (NC05090X)

引用文献 (11件)：

• [1] C. Kim, et al.: “A 512 Gb 3b/cell 64-stacked WL 3D V-NAND flash memory,” ISSCC (2017) 202 (DOI: 10.1109/ISSCC.2017.7870331).
• [2] P. Chen, et al.: “High performance low complexity BCH error correction circuit for SSD controllers,” EDSSC (2015) 217 (DOI: 10.1109/EDSSC.2015.7285089).
• [3] K. Lee, et al.: “Low-cost, low-power and high-throughput BCH decoder for NAND Flash Memory,” ISCAS (2012) 413 (DOI: 10.1109/ISCAS.2012.6272051).
• [4] H. Maejima, et al.: “A 512 Gb 3b/Cell 3D flash memory on a 96-word-line-layer technology,” ISSCC (2018) 336 (DOI: 10.1109/ISSCC.2018.8310321).
• [5] Y. Cai, et al.: “Data retention in MLC NAND flash memory: Characterization, optimization, and recovery,” HPCA (2015) 551 (DOI: 10.1109/HPCA.2015.7056062).

タイトルに関連する用語 (5件)： 探索アルゴリズム ,  3D ,  NANDフラッシュメモリ ,  読取 ,  再試行