文献

J-GLOBAL ID：201802258856187206   整理番号：18A2040537

エネルギーとビットサイクルを低減するためのLSB-最初のSAR ADC【JST・京大機械翻訳】

Recode then LSB-first SAR ADC for Reducing Energy and Bit-cycles

著者 (3件)： Khurana Harneet Singh (Massachusetts Institute of Technology, Department of Electrical Engineering and Computer Science, Cambridge,MA) ,  Chandrakasan Anantha P. (Massachusetts Institute of Technology, Department of Electrical Engineering and Computer Science, Cambridge,MA) ,  Lee Hae-Seung (Massachusetts Institute of Technology, Department of Electrical Engineering and Computer Science, Cambridge,MA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ISCAS  ページ： 1-5  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最小有意ビット-1(LSB-1)アルゴリズムは,DAC活性を減少させるので低活性信号に適しており,変換に必要なビットサイクル数を削減する。しかし,従来の符号に対する符号変化が小さい場合でも,ある符号遷移は,大きなスイッチングエネルギーとビットサイクル数を必要とすることにより,性能を劣化させる。本論文では,可能な以前のサンプル符号の全範囲にわたる小符号変化のすべての場合に必要とされるスイッチングエネルギーを減少させる新しいアルゴリズムにより,それを再符号化した。エネルギー低減は,変換当たりの低い数のビットサイクルを維持しながら達成される。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *変換符号化 ,  スイッチング ,  アルゴリズム

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： エネルギー ,  ビットサイクル ,  LSB ,  SAR ,  ADC