文献
J-GLOBAL ID:201802258889299435   整理番号:18A1512446

電力ハードウェアインザループのためのインタフェイス補償【JST・京大機械翻訳】

Interface Compensation for Power Hardware-in-the-Loop
著者 (3件):
資料名:
巻: 2018  号: ISIE  ページ: 413-420  発行年: 2018年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
パワーハードウェアインザループ(PHIL)は,実時間システム試験と検証技術であり,特に大規模電力システムにとって魅力的である。鍵となる課題は,シミュレーションと物理的試験(Iu I)との間の透明な電力インタフェイスを達成し,システム間の信号交換を界面アルゴリズム(IA)により定義し,電力増幅器がディジタル信号を増幅するために必要である。理想変換器モデル(ITM)とDampingインピーダンスモデル(DIM)は,2つの最も一般的に使用されているIAsであり,スイッチモード変換器は,高電力応用における電力増幅器のための可能性のある候補である。本論文は,電圧源コンバータ電力増幅器と結合したITMとDIMベースのインタフェイスの安定性と精度解析を提示した。DIM界面の安定性を保証するために推定したIUTインピーダンスに必要な精度に関する限界を計算した。次に,簡単な界面補償技術を提案し,電力界面の安定性と精度を改善することを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
図形・画像処理一般 
タイトルに関連する用語 (3件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る