文献

J-GLOBAL ID：201802259254379487   整理番号：18A0408229

3×3及び2×2ネットワークオンチップを用いたFPGA上で実装されたH.264ビデオ復号器【Powered by NICT】

H.264 video decoder implemented on FPGAs using 3×3 and 2×2 networks-on-chip

著者 (2件)： Barge Ian J. (Expedition Technology Inc., Dulles VA, USA) ,  Ababei Cristinel (Dept. of Electrical and Computer Engineering, Marquette University, Milwaukee WI, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ReConFig  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,FPGA上でのH.264ビデオ復号器アルゴリズムの設計と検証を提示した。以前報告された設計に比べて原発性差は,復号器モジュール間の通信は自験例におけるネットワークオンチップを介して行われることである。提案した設計は,VHDLとVerilogで記述された完全なシステムレベルのハードウェア設計である。インプレメンテーション二種に対する実験結果を報告した。最初の実装は3×3ネットワークオンチップを使用し,DE4開発ボード,AlteraのStratix IV GX FPGAチップを用いた上で検証した。第二の実行は2×2ネットワークオンチップを使用し,低気圧V SoC FPGA,DE1号SoCに搭載された利用可能な小さいFPGAチップに検証した。両方の実装は,今後の更なる研究を促進する,筆者らの結果から複製と比較が容易になり,さらにを行うだろうという希望とともにパブリックドメインに放出されるであろう。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： VHDL ,  ハードウェア設計 ,  *復号器 ,  *FPGA
準シソーラス用語： システムオンチップ ,  Verilog ,  アルゴリズム設計 ,  *ビデオデコーダ ,  *ネットワークオンチップ , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  計算機網  (JC03000K)

タイトルに関連する用語 (4件)： ネットワークオンチップ ,  FPGA ,  実装 ,  ビデオ復号器