文献

J-GLOBAL ID：201802260835568670   整理番号：18A0587032

全二重送受信機のためのハードウェア障害のディジタル予歪【Powered by NICT】

Digital predistortion of hardware impairments for full-duplex transceivers

著者 (3件)： Austin Andrew C. M. (Dept. of Electrical and Computer Engineering, The University of Auckland, New Zealand) ,  Afisiadis Orion (Telecommunications Circuits Laboratory, EPFL, Lausanne, Switzerland) ,  Burg Andreas (Telecommunications Circuits Laboratory, EPFL, Lausanne, Switzerland)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： GlobalSIP  ページ： 878-882  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ディジタルプレディストーションは再生アーキテクチャ全二重トランシーバにおける全ての重要なハードウェア障害を説明するために適用した。従来の再生アーキテクチャと比較して,非線形性は消去のための再構成簡単に,予歪によって,自己干渉抑制と信号品質の改善を達成するためにこれら成分を回避した。プリディストーション基底関数の新しいセットは,ベースバンド非線形性,ミキサーIQ不均衡,および電力増幅器非線形メモリ効果のカスケードを提案した。2.4GHz ISM帯で動作するハードウェアテストベッド上での実験結果により,さらに14dBアナログ抑制は20MHz帯域幅(予歪のない場合と比較して)で提案した予歪基底を用いて達成され,71.5dBの全自己干渉抑制を導くことができることを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 記憶効果 ,  電力増幅器 ,  非線形性 ,  *送受信機 ,  *ディジタル方式 ,  ベースバンド ,  アナログ系 ,  *予歪 ,  計算機アーキテクチャ ,  帯域幅 ,  *ハードウェア障害 ,  再構成
準シソーラス用語： IQインバランス ,  プリディストーション ,  干渉抑制 , 【Automatic Indexing@JST】

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (4件)： 送受信機 ,  ハードウェア障害 ,  ディジタル ,  予歪