文献

J-GLOBAL ID：201802261041026480   整理番号：18A0944373

電力と性能を意識したメモリコントローラ投票機構【JST・京大機械翻訳】

Power and performance aware memory-controller voting mechanism

著者 (6件)： Vratonjic Milena (Qualcomm Atheros, Inc.) ,  Singh Harmander (Qualcomm Technologies Inc.) ,  Kumar Gautam (Qualcomm India Private Limited) ,  Mohamed Roumi (Qualcomm India Private Limited) ,  Bajaj Ashish (Qualcomm India Private Limited) ,  Gainey Ken (Qualcomm Atheros, Inc.)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ISQED  ページ： 127-130  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 現代のシステムオンチップ(SoC)は,単一金型上の多くのアプリケーションプロセッサコア(CPU),通信コア(モデム,WiFi)およびデバイスインタフェイス(USB,HDMI)とグラフィックスユニット(GPU)を統合する。一次記憶システムは,これらのユニットのますます多くがこの重要な資源を共有するので,主要な性能ボトルネックになっている。干渉メモリ制御装置(IMC)は,DDRメモリアクセスを必要とする異なるCPUコア,GPUおよび他の処理ブロックからのメモリ要求をバッファリングおよびサービスするために責任がある。以前の研究[2]は,より高い電力消費を犠牲にしたシステム性能を改善するために,メモリ要求の適切な優先順位付けとIC/DDRメモリ周波数の増加に焦点を合わせた。最近の研究は,需要に基づくアプローチを用いてこの問題に取り組んでいる。これは,アプリケーション特性を認識し,次にメモリアクセス要求に基づいてその周波数をスケーリングすることにより達成される。これにより,低いIMCとDDRの周波数と低いパワーが得られる。ここで示した研究は,周波数を下げる代わりに,中程度のGPU利用を持つ使用ケースの開始時に,IMC周波数を増加させることにより,より大きな全システム電力節約を達成できることを示した。このアプローチの背後にある主要な動機は,それがGPUを可能にし,より多くの並列スレッドを実行し,メモリを高速にアクセスし,実行パイプラインの処理部分を高速に完成させることである。これにより,CPUパイプライン部分と連続サイクルに課せられるタイミング要件の緩和が可能になり,全システム電力を節約できる。本論文では,工業的28nmプロセスで実装されたSoC上のシリコンの結果と共に,この技術のためのアルゴリズムを提示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： アルゴリズム ,  高速度 ,  記憶方式 ,  スレッド ,  周波数 ,  通信 ,  電力消費 ,  変復調器 ,  応用プログラム ,  *電力 ,  デバイスインタフェイス ,  *記憶装置
準シソーラス用語： メモリアクセス ,  WiFi ,  システムオンチップ , 【Automatic Indexing@JST】

分類 (2件)： 電力系統一般  (NB02000E) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 意識 ,  メモリコントローラ ,  投票