抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
今日的システムに及ぼすチップの設計,製作とその動作を集積装置,これは簡単なセンサから複雑なデバッグ界面と設計(DfT)構造に依存している。IEEE標準において定義された再構成可能なスキャンネットワーク(RSN)1687 2014はそのような装置への効率的アクセス機構を提供する。,検査・診断,検証,較正や実行時間モニタリングに使用することができる前にアクセス機構を試験に必須である。RSNにおける現実的な故障機構は,それらの高い逐次深さと連続走査ポートを介して限定された可制御性と可観測性のために試験が困難である。影レジスタの可観測性を増強することをRSN用に特別に設計した新しい低コストDfT修飾を示した。さらに,フリップフロップ内部とブリッジ故障のような縮退とより現実的なゲートレベル故障モデルのための各種試験方法を提示した。実験結果を示しDfT修飾と試験方法の有効性を示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】