文献

J-GLOBAL ID：201802261318639713   整理番号：18A1210888

負荷電流抽出とAVDE技術による高速応答バックコンバータ【JST・京大機械翻訳】

A fast-response buck converter with load-current-extracted and AVDE techniques

著者 (4件)： Chen Jiann-Jong (Department of Electronic Engineering, National Taipei University of Technology, Taipei 10608, Taiwan,) ,  Hwang Yuh-Shyan (Department of Electronic Engineering, National Taipei University of Technology, Taipei 10608, Taiwan,) ,  Yeh Yi-Chen (Department of Electronic Engineering, National Taipei University of Technology, Taipei 10608, Taiwan,) ,  Ku Yi-Tsen (Department of Electronic Engineering, National Taipei University of Technology, Taipei 10608, Taiwan,)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ISNE  ページ： 1-2  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,負荷電流抽出およびアナログ電圧動的推定(AVDE)技術による高速応答バックコンバータを,以前の研究を改善するために提案した。提案したバックコンバータの過渡応答は,負荷が重負荷と軽負荷の間で変化するとき,非常に速い。提案したバックコンバータのスイッチング周波数は公称3.3V入力と1.0~2.5V出力範囲適用に対して0.5MHzである。実験結果は,提案した方式が2.5us以内で過渡応答を改善し,その最大電力効率が94.76%に達することを証明した。提案したコンバータの過渡応答時間は,1.25スイッチングサイクル以内である。最大負荷電流は300mAである。提案したバックコンバータを市販の0.35μm CMOS 2P4Mプロセスで製作し,全チップ面積はPADsを含む約1.245 ・ 1.02mm2である。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： アナログ系 ,  *過渡応答 ,  電圧 ,  CMOS
準シソーラス用語： チップ面積 ,  ピーク電力 ,  スイッチング周波数 ,  軽負荷 ,  *バックコンバータ ,  *高速応答 ,  *負荷電流 , 【Automatic Indexing@JST】

分類 (1件)： 電力変換器  (NB08030B)

タイトルに関連する用語 (3件)： 負荷電流 ,  高速応答 ,  バックコンバータ