文献

J-GLOBAL ID：201802261936896258   整理番号：18A0407759

確率計算に基づく畳込みニューラルネットワークのFPGA実装【Powered by NICT】

FPGA implementation of convolutional neural network based on stochastic computing

著者 (6件)： Kim Daewoo (School of Electrical and Computer Engineering, UNIST, Ulsan, South Korea) ,  Moghaddam Mansureh S. (Dept. of Electrical and Computer Engineering, Seoul National University, Seoul, South Korea) ,  Moradian Hossein (Dept. of Electrical and Computer Engineering, Seoul National University, Seoul, South Korea) ,  Sim Hyeonuk (School of Electrical and Computer Engineering, UNIST, Ulsan, South Korea) ,  Lee Jongeun (School of Electrical and Computer Engineering, UNIST, Ulsan, South Korea) ,  Choi Kiyoung (Dept. of Electrical and Computer Engineering, Seoul National University, Seoul, South Korea)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICFPT  ページ： 287-290  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ニューラルネットワーク実装のための確率計算(SC)を用いて,面積コストとエネルギー消費量を減らすであろうことを期待して研究の出されてきた。しかし,確率計算に基づく作動神経回路網システムは認識精度とコスト/エネルギー効率の両方の観点からSCベースの深いニューラルネットワークの実行可能性を支持していることが明らかにされていない。この実証において,著者らは高度に正確で効率的であることをSCベースの深いnenuralネットワークシステムを提案した。本システムは,入力画像を,従来のバイナリ実装として入力画像を認識し,ほぼ同じ精度で確率計算を用いたFPGA上で実装された畳込みニューラルネットワークを用いたそれを処理する。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 神経回路網 ,  エネルギー消費 ,  *FPGA ,  エネルギー効率 ,  *ニューラルネットワーク
準シソーラス用語： バイナリー ,  ネットワークシステム ,  認識精度 ,  *FPGA実装 ,  *畳込みニューラルネットワーク , 【Automatic Indexing@JST】

分類 (1件)： パターン認識  (JE07000S)

タイトルに関連する用語 (4件)： 確率 ,  計算 ,  畳込みニューラルネットワーク ,  FPGA実装