文献

J-GLOBAL ID：201802262343165043   整理番号：18A0075913

GF(2∧n)とAESへの応用上の面積効率の良い多項式モジュラ乗算【Powered by NICT】

Area-efficient polynomial modular multiplication over GF(2∧n) and application to AES

著者 (4件)： Huang Qihuan (Institute of Microelectronics, Tsinghua University, Beijing, China) ,  Liu Leibo (Institute of Microelectronics, Tsinghua University, Beijing, China) ,  Huang Hai (Institute of Microelectronics, Tsinghua University, Beijing, China) ,  Wei Shaojun (Institute of Microelectronics, Tsinghua University, Beijing, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICCSN  ページ： 1128-1132  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 加算連鎖の低いマスキング複雑性特性のために,最近の文献におけるSボックスを評価するための広く研究されてきた。本論文では,既存の文献におけるAES Sボックスのために開発された四つの主要な添加鎖を要約し,最も面積効率の良い加算連鎖を選択する。マスキングの複雑さをさらに低減するために,本論文では,多項式剰余乗算を評価するための改良アルゴリズムを提案した。提案したアルゴリズムに基づいて,非線形乗算器,平方根乗算器と定数乗算器は四つの異なる添加鎖を実装するために別々に開発した。性能を評価するために,これらの添加鎖はVerilogでモデル化し,シノプシス設計コンパイラで合成し,互いに比較した。比較結果は非線形少ない乗算器と二乗乗算器と加算連鎖は,より少ない面積を持つことを示した。比較結果によれば,この論文では,最も面積効率の良い加算連鎖全AES実装を選択する。本論文の研究は,ブロック暗号アルゴリズムの高効率高次マスキング方式の基礎を築いた。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *多項式 ,  *乗算 ,  加算 ,  コンパイラ ,  マスキング ,  アルゴリズム ,  乗算器 ,  モデリング
準シソーラス用語： 高効率 ,  暗号アルゴリズム ,  Verilog ,  剰余乗算 ,  複雑性 ,  *面積効率 , 【Automatic Indexing@JST】

分類 (4件)： 論理回路  (NC05070B) ,  符号理論  (ND02030R) ,  ディジタルフィルタ  (NC04022Z) ,  数値計算  (JE02000J)

タイトルに関連する用語 (5件)： AES ,  応用 ,  面積効率 ,  多項式 ,  乗算