文献

J-GLOBAL ID：201802263499065302   整理番号：18A1680856

グリッド接続インバータの電力ハードウェアインザループ試験のためのアプリケーション機能ブロックの開発【JST・京大機械翻訳】

Development of Application Function Blocks for Power-Hardware-in-the-Loop Testing of Grid-Connected Inverters

著者 (5件)： Wang Jing (National Renewable Energy Laboratory, Golden, CO, 80401, USA) ,  Fossum John (National Renewable Energy Laboratory, Golden, CO, 80401, USA) ,  Prabakar Kumaraguru (National Renewable Energy Laboratory, Golden, CO, 80401, USA) ,  Pratt Annabelle (National Renewable Energy Laboratory, Golden, CO, 80401, USA) ,  Baggu Murali (National Renewable Energy Laboratory, Golden, CO, 80401, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： PEDG  ページ： 1-8  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,グリッド接続インバータの電力-ハードウェア-インザループ(PHIL)試験のための標準応用関数ブロック(AFB)を提示した。主な目的は,PHILシミュレーションとハードウェアの間のインタフェイスとして使用できる標準的なAFBを開発することである。AFBの重要な特徴は,種々のPHIL試験に対する最小の努力で再利用でき,再構成できる能力である。PHILインタフェースは,電力増幅器保護,PHIL接続補償,アナログ出力調整,アナログ入力調整,および試験(DUT)エネルギー生成モデルの下での装置を含む。各AFBの設計と開発を,PHIL研究者に対して詳細に示した。作業を複製し,安全な運転を保証するための試験手順を提供した。電池とPVインバータを試験する実験結果は,開発したAFBの有効性を実証した。AFBの再利用可能性と再構成可能性に関する議論を提示し,PHIL試験を加速するための標準AFBを使用する価値を示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： インタフェイス ,  電力増幅器 ,  アナログ系 ,  安全性 ,  再構成 ,  シミュレーション ,  *応用プログラム ,  *電力 ,  *ハードウェア ,  再利用 ,  電池
準シソーラス用語： 再構成可能性 ,  出力制御 ,  *ハードウェアインザループ ,  *グリッド接続インバータ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： グリッド接続インバータ ,  ハードウェアインザループ ,  試験 ,  アプリケーション ,  機能ブロック ,  開発