文献

J-GLOBAL ID：201802263795293746   整理番号：18A1683995

安全なFPGAの再考:暗号に優しい構成可能なセルアーキテクチャとその自動設計フローに向けて【JST・京大機械翻訳】

Rethinking Secure FPGAs: Towards a Cryptography-Friendly Configurable Cell Architecture and Its Automated Design Flow

著者 (3件)： Mentens Nele ,  Charbon Edoardo ,  Regazzoni Francesco
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： FCCM  ページ： 215  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本研究では,広く採用されているハードウェア記述言語を用いて構成できる暗号アルゴリズムの実装のために特別に調整された最初の細粒構成可能なセルアレイを提案した。著者らの解決策は,FPGAの次世代におけるアプリケーション特有の構成可能な構築ブロックとして含まれる小さな,暗号に優しい再構成可能なハードウェアブロックとして加えることができて,正確にDSPスライスと埋め込まれたメモリブロックを,過去に追加した。もう一つのアプリケーションシナリオは,ASIC設計またはマイクロプロセッサに追加されるように見える,小さな埋め込みFPGA(eFPGA)として,我々の構成可能なセルアレイを使用する。これにより,暗号アルゴリズムが,新しく検出された脆弱性または変化する基準に依存して,暗号アルゴリズムをアップグレードまたは更新することを可能にする,いわゆる暗号化の必要性を解決することができる。ブロック暗号に焦点を合わせ,最先端のアルゴリズムをマッピングするための最も適切なセル構造を導出した。Synopsys設計コンパイラの合成能力を利用して,関連する自動設計フローを開発した。著者らは,著者らの新しいセル上に多数のよく知られた暗号をマッピングすることにより,この解の性能を評価した。得られた結果は,提案アーキテクチャが,類似スループットを得ながら,シリコン面積と構成メモリ資源に関して,商用FPGAより劇的に優れていることを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *暗号 ,  *計算機アーキテクチャ ,  ケイ素 ,  記憶装置 ,  スループット ,  マイクロプロセッサ ,  アルゴリズム ,  *安全性 ,  ハードウェア記述言語 ,  *FPGA ,  応用プログラム
準シソーラス用語： ブロック暗号 ,  脆弱性 ,  セルアレイ ,  暗号アルゴリズム , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： FPGA ,  暗号 ,  セル ,  アーキテクチャ ,  自動設計 ,  フロー