3次元NAND技術における電力,性能,信頼性,および歩留まりに関する設計上の考察

TANZAWA Toru

文献

J-GLOBAL ID：201802264416644868 整理番号：18A0376292

3次元NAND技術における電力,性能,信頼性,および歩留まりに関する設計上の考察

Design Considerations on Power, Performance, Reliability and Yield in 3D NAND Technology

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=18A0376292&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=18A0376292&from=J-GLOBAL&jstjournalNo=U0468A") }}

著者 (1件)：
資料名：
巻： E101.C 号： 1 ページ： 78-81(J-STAGE) 発行年： 2018年
JST資料番号： U0468A ISSN： 1745-1353 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：日本 (JPN) 言語：英語 (EN)

本稿では,3次元NANDの設計上の課題と可能なソリューションについて議論する。3次元NANDアレイは本質的に大きな寄生容量を有し,それによって製品歩留まりの点で重要な領域を有する。3次元NAND技術に関連するこのような問題を軽減するために,信頼性と歩留まりの改善と面積オーバーヘッド低減のためのアレイ制御および分割アレイアーキテクチャ,プログラム時間,ビット当たりのエネルギーおよびアレイノイズを提案する。(翻訳著者抄録)

, , , , , , ,

著者キーワード (4件)： , , ,

半導体集積回路

引用文献 (16件)：

[1] F. Masuoka, M. Momodomi, Y. Iwata, and R. Shirota, “New ultra high density EPROM and Flash EEPROM with NAND structure cell,” in IEDM Tech. Dig., pp.552-555, 1987. 10.1109/iedm.1987.191485
[2] M. Sako, Y. Watanabe, T. Nakajima, J. Sato, K. Muraoka, M. Fujiu, F. Kouno, M. Nakagawa, M. Masuda, K. Kato, Y. Terada, Y. Shimizu, M. Honma, A. Imamoto, T. Araya, H. Konno, T. Okanaga, T. Fujimura, X. Wang, M. Muramoto, M. Kamoshida, M. Kohno, Y. Suzuki, T. Hashiguchi, T. Kobayashi, M. Yamaoka, and R. Yamashita, “7.1 A low-power 64Gb MLC NAND-flash memory in 15nm CMOS technology,” in IEEE Int. Solid-State Circuit Conf. Dig. Tech. Papers, pp.128-130, Feb. 2015. 10.1109/isscc.2015.7062959
[3] T. Endoh, K. Kinoshita, T. Tanigami et al., “Novel ultrahigh-density Flash memory with a stacked surrounding gate transistor (S-SGT) structured cell,” in IEDM Tech. Dig., pp.33-36, 2001.
[4] E.-K. Lai, H.-T. Lue, Y.-H. Hsiao, J.-Y. Hsieh, C.-P. Lu, S.-Y. Wang, L.-W. Yang, T. Yang, K.-C. Chen, J. Gong, K.-Y. Hsieh, R. Liu, and C.-Y. Lu, “A multi-layer stackable thin-film transistor (TFT) NAND-type Flash memory,” in IEDM Tech. Dig., pp.1-4, 2006. 10.1109/iedm.2006.346903
[5] H. Tanaka, M. Kido, K. Yahashi, M. Oomura, R. Katsumata, M. Kito, Y. Fukuzumi, M. Sato, Y. Nagata, Y. Matsuoka, Y. Iwata, H. Aochi, and A. Nitayama, “Bit cost scalable technology with punch and plug process for ultra-high density Flash memory,” in Proc. IEEE Symp. VLSI Tech., pp.14-15, June 2007. 10.1109/vlsit.2007.4339708

, ,

前のページに戻る