文献

J-GLOBAL ID：201802264467764651   整理番号：18A0588582

しきい値以下のVLSI回路のハンプ効果の影響【Powered by NICT】

Hump-effect impact on subthreshold VLSI circuit

著者 (6件)： Coustans Mathieu (Swiss Federal Institute of Technology (EPFL), Lausanne, Switzerland) ,  Gauthey Darryl (The Swatch Group Research and Development Ltd, Rue des Sors 3, 2074 Marin-Epagnier, Switzerland) ,  Rota Sergio (The Swatch Group Research and Development Ltd, Rue des Sors 3, 2074 Marin-Epagnier, Switzerland) ,  Acovic Alexandre (EM Microelectronic-Marin SA, Rue des Sors 3, 2074 Marin-Epagnier, Switzerland) ,  Habas Predrag (EM Microelectronic-Marin SA, Rue des Sors 3, 2074 Marin-Epagnier, Switzerland) ,  Meyer Rene (EM Microelectronic-Marin SA, Rue des Sors 3, 2074 Marin-Epagnier, Switzerland)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： S3S  ページ： 1-3  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： サブしきい値と成熟した180nmプロセスにおけるマッチングとハンプ効果の影響で動作するVLSI回路の比較研究を提示した。素子レベルでの測定を最初に提示した。二つの回路を電流基準のようなSRAM比較に使用されてきた,ROMは最終的に騒音レベルと不整合により制限されている。本研究では,コーナーをドープした素子を作製し,測定し,最終的に同じ地域の標準CMOS技術と弱い反転領域に特に重点を置いて比較した。提案したデバイスは,標準CMOSに関して弱い反転における改善されたゲート電圧不整合を示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ドーピング ,  騒音レベル ,  *不整合 ,  電流 ,  CMOS ,  SRAM
準シソーラス用語： ゲート電圧 ,  CMOS技術 ,  サブ閾値 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  トランジスタ  (NC03070N)

タイトルに関連する用語 (3件)： しきい値 ,  VLSI回路 ,  ハンプ