文献

J-GLOBAL ID：201802264968345665   整理番号：18A0848802

近似加速器設計のためのコンパイラ駆動誤差解析【JST・京大機械翻訳】

Compiler-driven error analysis for designing approximate accelerators

著者 (5件)： Castro-Godinez Jorge (Chair for Embedded Systems (CES), Karlsruhe Institute of Technology (KIT), Germany) ,  Esser Sven (Chair for Embedded Systems (CES), Karlsruhe Institute of Technology (KIT), Germany) ,  Shafique Muhammad (Institute of Computer Engineering, Vienna University of Technology (TU Wien), Austria) ,  Pagani Santiago (Chair for Embedded Systems (CES), Karlsruhe Institute of Technology (KIT), Germany) ,  Henkel Jorg (Chair for Embedded Systems (CES), Karlsruhe Institute of Technology (KIT), Germany)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： DATE  ページ： 1027-1032  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 近似計算は固有の誤差回復力を持つ応用に適した設計パラダイムとして出現した。このパラダイムは,それらの結果の質を低減することにより,正確な計算の関連する計算コスト(実行時間,面積,またはエネルギーなど)を低減することを目的とする。近似的加速器のようなハードウェアブロックを実装するために用いることができるいくつかの近似演算回路を提案した。しかし,これらの加速器における品質制約を満足させるために,近似回路によって導入された誤差が,他の正確で近似的な計算を通してどのように伝搬し,最終的に出力に蓄積するかを評価することが不可欠である。これは,特に,近似加速器の高レベル合成を可能にするために重要である。本研究では,近似的加速器の設計における近似加算器から発生する誤差の挙動を評価するためのコンパイラ駆動誤差解析手法を提案した。誤差伝搬の静的解析を行うツールであるCEDAを示した。このツールは,入力として#pragmaベースの注釈付きC/C++ソースコードを使用する。これらのアノテーションによって,正確な付加を,出力における誤差を推定するために,コード解析の間,近似的なものによって置き換えた。著者らのツールによって生成された誤差推定は,シミュレーションを通して得られたものと同等である。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： *誤差解析 ,  加算器 ,  *近似法 ,  品質 ,  C++言語 ,  *コンパイラ ,  アノテーション ,  *加速器
準シソーラス用語： 誤差推定 ,  ソースコード ,  静的解析 ,  誤差伝搬 ,  実行時間 ,  計算コスト ,  近似計算 , 【Automatic Indexing@JST】

分類 (2件)： パターン認識  (JE07000S) ,  数値計算  (JE02000J)

タイトルに関連する用語 (5件)： 近似 ,  加速器 ,  設計 ,  コンパイラ ,  誤差解析