文献

J-GLOBAL ID：201802265669926852   整理番号：18A0588583

差動入力出力CMOS(DINO CMOS) ハイパフォーマンス・エネルギー効率の良い論理ファミリ【Powered by NICT】

Differential input output CMOS (DINO-CMOS) - High performance and energy efficient logic family

著者 (4件)： Haber M. ,  Levi I. ,  Yehoshua Y. ,  Fish A.
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： S3S  ページ： 1-3  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 従来のスタティックCMOS論理は,今日のディジタル設計で最も一般的な回路設計スタイルである。長年CMOS論理ゲートは,主にそれらのrail-to-railスイング,強いオン/オフ状態,ロバストな動作,大雑音余裕と低い静的電力のための好まれた。しかし,CMOSゲートの主な欠点の一つは,相補的計算ネットワーク:NMOSベースプルダウンネットワーク(PDN)とプルアップ(PUN)PMOSネットワークを実施する必要がある。両ネットワーク(ゲートの論理関数に依存して)は数積層トランジスタから構成されている。積層トランジスタの数はゲートのファンイン,通常規模拡大これらのトランジスタ性能と雑音余裕を改善するために必要とするの増加とともに増加した。この問題はNORのようなゲート,低移動度積層PMOSトランジスタはゲートの性能を大きく制限するがより重要であり,大きなトランジスタを必要とせず,ゲートの固有静電容量と電力消費を増加させた。従来のCMOS NOR3ゲートの例を図1(a)を示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *CMOS ,  電力 ,  *エネルギー効率 ,  雑音余裕 ,  トランジスタ ,  移動度 ,  電力消費 ,  ロバスト性 ,  ネットワーク ,  回路設計 ,  静電容量 ,  NMOS構造
準シソーラス用語： ファンイン ,  PMOS構造 ,  論理ゲート , 【Automatic Indexing@JST】

分類 (1件)： 論理回路  (NC05070B)

タイトルに関連する用語 (5件)： 差動 ,  CMOS ,  ハイパフォーマンス ,  エネルギー効率 ,  論理