文献

J-GLOBAL ID：201802266251336323   整理番号：18A1575146

非バイナリSARADCの容量ミスマッチ補正方法【JST・京大機械翻訳】

Calibration for capacitor weight error of non-binary SAR ADC

著者 (2件)： Chen Xiaoqing (復旦大学専用集成電路与系統国家重点実験室,上海,201203) ,  Ye Fan (復旦大学専用集成電路与系統国家重点実験室,上海,201203)
資料名： Jisuanji Gongcheng yu Sheji  (Jisuanji Gongcheng yu Sheji)
巻： 39  号： 6  ページ： 1603-1609  発行年： 2018年 
JST資料番号： C3599A  ISSN： 1000-7024  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 13ビット逐次近似型アナログ変換器の容量ミスマッチ問題を研究し、DEM技術を結合したLMSアルゴリズムに基づく校正方法を提案した。容量ミスマッチの重みに対する影響を分析し、高精度ADCの面積コストを削減するため、冗長構造の区分容量アレイを採用して、容量ミスマッチに対する要求を下げ、LMSアルゴリズムに基づく結合DEM技術の校正方法を設計した。MATLABで構築したモデルのシミュレーション結果は,INLが-1.36/1.26LSBに達することを示した。Data from Wanfang. Translated by JST.【JST・京大機械翻訳】

シソーラス用語： シミュレーション ,  *不整合 ,  逐次近似 ,  冗長性
準シソーラス用語： MATLAB ,  高精度 ,  LMSアルゴリズム , 【Automatic Indexing@JST】

著者キーワード (5件)： analog-to-digital convertor (ADC) ,  successive approximation register (SAR) ,  least mean square (LMS) algorithm ,  dynamic element matching (DEM) ,  pseudo-dynamic weighting DAC scheme

分類 (2件)： AD・DA変換回路  (NC05080M) ,  システム設計・解析  (IA02030D)

タイトルに関連する用語 (2件)： バイナリ ,  ミスマッチ