文献

J-GLOBAL ID：201802266357141468   整理番号：18A0163798

最適平準化と選別PWM法を用いた3(n+1)スイッチインバータのための選択的高調波低減【Powered by NICT】

Selective harmonics reduction for 3(n+1) switch inverter using optimal leveling and sorting PWM technique

著者 (3件)： Albatran Saher (Electrical Engineering Department, Jordan University of Science & Technology, Irbid 22110, Jordan) ,  Smadi Issam A. (Electrical Engineering Department, Jordan University of Science & Technology, Irbid 22110, Jordan) ,  Alsyouf Mohammad A. (Electrical Engineering Department, Jordan University of Science & Technology, Irbid 22110, Jordan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IECON  ページ： 1519-1524  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： n変調信号の最適配置を利用した3(n+1)共有スイッチインバータトポロジーのための選択的高調波低減を示した。異なる変調指数と運転電力周波数下で提案した手法の目的は,目的関数に基づく最適負荷接続および/または変調オフセットを選択することである。三つの性能指数を本論文で研究した,すなわち,全高調波歪(THD)の合計,重み付きTHD(全高調波歪)の合計と全負荷の最初の第十一高調波の和THD(全高調波歪)。提案した数学的記述は,いかなる付加的な負担なしで出力信号の品質を改善する追加の自由度を達成するであろう。過変調領域における線形変調領域と適切な電圧利用中の正しい共有入力直流電圧を配分するための一般的方法を提示した。,使用したパルス幅変調(PWM)法への一般的かつ包括的提示を決定変数として適用したオフセットにおける自由の新しい度を示して,検討する。フィールドプログラマブルゲートアレイ(FPGA)・イン・ザ・ループ・シミュレーションは,提案した方法の有効性を示すために行った。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： FPGA ,  周波数 ,  直流電圧 ,  目的関数 ,  電力 ,  自由度 ,  性能指数 ,  オフセット ,  *高調波 ,  線形性 ,  PWM【信号】
準シソーラス用語： 過変調 ,  全高調波歪 ,  変調指数 ,  最適配置 , 【Automatic Indexing@JST】

分類 (1件)： 電力変換器  (NB08030B)

タイトルに関連する用語 (5件)： 平準化 ,  選別 ,  PWM ,  インバータ ,  高調波