文献

J-GLOBAL ID：201802266944965547   整理番号：18A0195535

ハードウェア指向畳込みニューラルネットワークのための低ビット幅パラメータ表現法【Powered by NICT】

A low bit-width parameter representation method for hardware-oriented convolution neural networks

著者 (5件)： Chen Qiang (School of ECE, Peking University Shenzhen Graduate School, Shenzhen 518055, China, The Key Laboratory of Integrated Microsystem) ,  Xin Chen (School of ECE, Peking University Shenzhen Graduate School, Shenzhen 518055, China, The Key Laboratory of Integrated Microsystem) ,  Zou Chenglong (School of ECE, Peking University Shenzhen Graduate School, Shenzhen 518055, China, The Key Laboratory of Integrated Microsystem) ,  Wang Xinan (School of ECE, Peking University Shenzhen Graduate School, Shenzhen 518055, China, The Key Laboratory of Integrated Microsystem) ,  Wang Bo (School of ECE, Peking University Shenzhen Graduate School, Shenzhen 518055, China, The Key Laboratory of Integrated Microsystem)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ASICON  ページ： 148-151  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 畳込みニューラルネットワーク(CNN)は,人工知能(AI)応用のための最先端技術になってきた。しかしこれら両者は大きく計算とエネルギーの資源を消費する。より少ないビットにパラメータを圧縮データ量を減らす,移動,IoTと他の資源が限られたデバイスにCNNを展開を可能にする有効な方法である。既存の方法は,全ネットワークを保持するものとパラメータを調整する必要がある。再訓練と微調整のない訓練されたCNNモデルのパラメータを圧縮するために便利な方法を提示した。著者らの方法は,同じネットワーク下で,同じデータセットにビットの数を減少させる32 5~9から,1%以下の精度の損失であった。訓練LeNetの論理電力はFPGA評価で70.58%減少させた。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電力 ,  人工知能 ,  FPGA ,  モデル ,  *ネットワーク ,  *ハードウェア ,  *パラメタリゼーション
準シソーラス用語： 微調整 ,  モノのインターネット ,  最先端技術 ,  *畳込みニューラルネットワーク , 【Automatic Indexing@JST】

分類 (2件)： パターン認識  (JE07000S) ,  人工知能  (JE08000Z)

タイトルに関連する用語 (4件)： ハードウェア ,  畳込みニューラルネットワーク ,  ビット幅 ,  パラメータ表現