文献

J-GLOBAL ID：201802267847021598   整理番号：18A0848737

制御性能を最大化するためのキャッシュを意識したタスクスケジューリング【JST・京大機械翻訳】

Cache-aware task scheduling for maximizing control performance

著者 (4件)： Chang Wanli (Infocomm Technology Cluster, Singapore Institute of Technology) ,  Roy Debayan (Chair of Real-Time Computer Systems, TU Munich) ,  Hu Xiaobo Sharon (Department of Computer Science and Engineering, University of Notre Dame) ,  Chakraborty Samarjit (Chair of Real-Time Computer Systems, TU Munich)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： DATE  ページ： 694-699  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 埋め込まれた制御応用は,例えば自動車領域における小型,低コスト,資源制約のあるマイクロコントローラに広く実装されている。従来,制御アルゴリズムは,実装プラットフォームの詳細を考慮することなく,モデルベースの手法を用いて設計されている。これは資源の非効率的利用をもたらす。サイバー物理システム(CPS)指向思考の出現により,制御アルゴリズムとそれらの実装プラットフォームの共同設計において最近強い関心が持たれている。いくつかの最近の努力は,より多くのオンチップキャッシュ再利用による複数のアプリケーションに関するスケジュールが,制御性能を改善することができることを示した。しかし,与えられたスケジュールに対して制御性能を最大化することができ,最適スケジュールがどのように計算できるかは研究されていない。本研究では,すべてのアプリケーションの全体的な制御性能を最大化するスケジュールを計算するための2段階フレームワークを提案した。最初に,全体的な制御性能を最大化することを目的として,すべてのサンプリング周期とスケジュールにおけるセンシングから動作への遅延を考慮した全体的な制御器設計を提示した。第二に,離散決定空間のためのハイブリッド探索アルゴリズムを,最適スケジュールを効率的に計算するために報告した。複数の自動車応用による事例研究に関する実験結果は,制御性能における10~20%の著しい改善が,提案したキャッシュ認識スケジューリング方式によって達成できることを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 再利用 ,  マイクロコントローラ ,  自動車 ,  事例研究 ,  *スケジューリング ,  *可制御性 ,  制御装置 ,  *キャッシュメモリ ,  応用プログラム
準シソーラス用語： 探索アルゴリズム ,  共同設計 ,  モデルベース ,  制御アルゴリズム ,  資源制約 ,  *タスクスケジューリング , 【Automatic Indexing@JST】

分類 (1件)： オペレーティングシステム  (JD03020J)

タイトルに関連する用語 (5件)： 制御性能 ,  最大化 ,  キャッシュ ,  意識 ,  タスクスケジューリング