抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
2つの新しいデバイス,すなわちトンネル電界効果トランジスタ(TFET)と無接合トランジスタ(JLT)の評価に関する研究報告は,85°Cでの低電力と高速埋込み動的ランダムアクセスメモリ(eDRAM)としての適用性について報告した。独立ゲート動作であるDRAM機能の重要な側面を,TFETとJLTにおけるツイン/デュアルアーキテクチャを通して実現した。第一(フロント)ゲートは主にバンド間トンネリング(TFET)とドリフト拡散メカニズム(JLT)に基づく読出し動作を制御するが,第二ゲートは両デバイスにおける電荷蓄積の原因となる。短時間での書込み操作によるTFETとJLTの能力。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】