文献

J-GLOBAL ID：201802268675775340   整理番号：18A1770289

LCP: FPGA上の開始と残留ネットワークを加速するためのマッピング法を並列化する層クラスタ【JST・京大機械翻訳】

LCP: a Layer Clusters Paralleling mapping method for accelerating Inception and Residual networks on FPGA

著者 (6件)： Lin Xinhan (Institute of Microelectronics, Tsinghua University, Beijing, 100084, China) ,  Yin Shouyi (Institute of Microelectronics, Tsinghua University, Beijing, 100084, China) ,  Tu Fengbin (Institute of Microelectronics, Tsinghua University, Beijing, 100084, China) ,  Liu Leibo (Institute of Microelectronics, Tsinghua University, Beijing, 100084, China) ,  Li Xiangyu (Institute of Microelectronics, Tsinghua University, Beijing, 100084, China) ,  Wei Shaojun (Institute of Microelectronics, Tsinghua University, Beijing, 100084, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： DAC  ページ： 1-6  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 深部畳込みニューラルネットワーク(DCNNs)は様々なAI応用に広く使われている。開始と残留は,AlphaGoゼロのモデルを含む多くの重要な現代のDCNNモデルで採用された2つの有望な構造である。これらの構造はネットワークの深さと幅をかなり増加させることを可能にし,計算量や収束の困難さを増加させることなく精度を向上させることができる。DCNNのための様々な加速器は,高性能,良好な電力効率,速い開発ラウンドなどの利点を有するので,FPGAプラットフォームに基づいて提案されているが,以前のFPGAマッピング法は,層間の異なるデータ位置や,FPGA資源の利用不足につながる他の特性に完全に適応することができない。著者らは,層をパラメータとデータ位置のそれらの差異に基づいてクラスタに分類し,次にFPGAの異なる分割においてそれらを加速するために,層クラスタ並列マッピング法を提案した。著者らは,Xilinx VC709(Virtex 690T)FPGA上のGoogLeNet[8]とResNet-50[4]からの入出力モジュールを実行することによって,著者らのマッピング方法を評価した。結果は,提案した方法が資源を完全に利用し,最先端の方法よりもベースラインと2.00の性能より4.03の性能を達成することを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 加速器 ,  *写像 ,  *ネットワーク ,  計算量 ,  *クラスタ ,  深部 ,  基準線 ,  *FPGA ,  電力効率
準シソーラス用語： 最先端 ,  畳込みニューラルネットワーク , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (8件)： LCP ,  FPGA ,  残留 ,  加速 ,  マッピング法 ,  並列化 ,  層 ,  クラスタ