文献

J-GLOBAL ID：201802270382924855   整理番号：18A0448943

効率的なFPGAベース直接線形ソルバ【Powered by NICT】

An efficient FPGA-based direct linear solver

著者 (2件)： Jiang Zhenhua (Energy Technologies and Materials Division, University of Dayton Research Institute, Dayton, OH, USA) ,  Raziei Sayed Ata (Electrical and Computer Engineering, University of Dayton, Dayton OH, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： NAECON  ページ： 159-166  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,再構成可能なハードウェアベースのリアルタイム計算ソルバを用いて効率的に線形方程式のシステムの解を見出すための新しい手法を提案した。提示した線形ソルバは,再構成可能なハードウェア,解法を大きく加速を上並列における添加(augmented)行列の各カラムにGauss-Jordan消去を繰り返しによる線形方程式系を直接解くことである。後方置換は必要ではなく,計算レイテンシを更に減少させることができる。ハードウェア解法の主成分は並列データ処理モジュール,再利用可能なメモリブロックと柔軟な制御論理ユニットを含んでいる。ピボットを考慮することにより,このソルバは手術後のますます多数の潜在的問題を避けることができる。顕著な特徴は,このソルバの潜時は並列処理,深いパイプライン化とメモリブロックの柔軟な使用により実際に低いことである。例えば,この線形ソルバの全潜時は32次元の密な系に対する1000クロックサイクル以下に制御した。200MHzのXilinx頂点6FPGA,5ナノ秒(ns)のクロックサイクルを持つ,最小潜時は5μsであることができる。このハードウェア加速線形ソルバの応用は可能性があるが,センサデータのためのリアルタイム最小二乗推定,ディジタル信号/画像処理とリアルタイム回路シミュレーションに限定されない。行列の逆行列を,行列の行列式またはランクを計算するような数学的計算における広い応用を見出すことができる。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 回路シミュレーション ,  一次方程式 ,  逆行列 ,  ハードウェア ,  データ処理 ,  最小二乗推定 ,  並列処理 ,  待ち時間 ,  画像処理 ,  *線形性 ,  *FPGA
準シソーラス用語： メモリブロック ,  実時間 ,  再構成可能性 ,  *ソルバ , 【Automatic Indexing@JST】

分類 (2件)： 集積回路一般  (NC03161C) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： FPGA ,  線形 ,  ソルバ