文献

J-GLOBAL ID：201802271566397433   整理番号：18A0095666

MPSoC並列スケジューリングに基づく行列乗算加速アルゴリズムの研究【JST・京大機械翻訳】

Research on Acceleration of Matrix Multiplication Based on Parallel Scheduling on MPSoC

著者 (4件)： Yang Fei (中南民族大学智能无線通信湖北省重点実験室 武漢430074;清華大学計算机科学与技術系 北京100084) ,  Ma Yuchun (清華大学計算机科学与技術系 北京100084) ,  Hou Jin (中南民族大学智能无線通信湖北省重点実験室 武漢430074) ,  Xu Ning (武漢理工大学交通物聯网技術湖北省重点実験室 武漢430074)
資料名： Jisuanji Kexue  (Jisuanji Kexue)
巻： 44  号： 8  ページ： 36-41  発行年： 2017年 
JST資料番号： C2530A  ISSN： 1002-137X  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 行列乗算は数値解析と図形画像処理アルゴリズムの基礎であり、汎用的な行列乗算器の設計は常に埋め込みシステム設計の研究焦点である。しかし,マトリックス乗算は,計算複雑性が高く,処理効率が低いために,埋め込みシステムの計算速度のボトルネックになることが多い。埋め込み式領域におけるマトリックス乗算をより良く使用するために,MPSoC(MultiProcessor System-on-Chip)に基づくハードウェアとソフトウェアの共同加速のためのアーキテクチャを提案した。MPSoCのアーキテクチャの下で,ハードウェア制約に基づくマトリックス分割法を設計し,それにより,一般的なマトリックス乗算器システムを実現した。他方では,MPSoCにおけるマルチコア構造を用いることにより,タスク分割と負荷バランススケジューリングアルゴリズムを提案し,並列効率と全体システムの加速比を改善した。実験結果は,提案したアーキテクチャとアルゴリズムが一般的なマトリックス乗算を実現し,ハードウェアとソフトウェアの共同設計によって実現されたマルチコア並列スケジューリングアルゴリズムが従来の単核設計と比較して計算効率を著しく向上させることを示した。Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： *スケジューリング ,  ハードウェア ,  計算機アーキテクチャ ,  *アルゴリズム ,  計算量 ,  数値解析 ,  負荷分散 ,  ソフトウェア ,  分割法
準シソーラス用語： 計算効率 ,  スケジューリングアルゴリズム ,  マルチコアプロセッサ ,  埋込みシステム ,  *行列積 ,  *MPSoC , 【Automatic Indexing@JST】

著者キーワード (4件)： Matrix multiplication ,  MPSoC ,  Parallel computation ,  Load balance

分類 (3件)： 計算機網  (JC03000K) ,  半導体集積回路  (NC03162T) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (6件)： MPSoC ,  スケジューリング ,  行列乗算 ,  加速 ,  アルゴリズム ,  研究