文献

J-GLOBAL ID：201802271600073841   整理番号：18A1385015

ナノ論理における並列および連続計算:概観【JST・京大機械翻訳】

Parallel and Serial Computation in Nanomagnet Logic: An Overview

著者 (3件)： Giri Davide (Computer Science Department, Columbia University, New York, NY, USA) ,  Causapruno Giovanni (Department of Electronics and Telecommunications, Politecnico di Torino, Turin, Italy) ,  Riente Fabrizio (Department of Electronics and Telecommunications, Politecnico di Torino, Turin, Italy)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 26  号： 8  ページ： 1427-1437  発行年： 2018年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ナノネットワーク論理(NML)は,非常に低消費電力を保証することができるので,CMOS技術を超えた有望な技術である。この技術は,いくつかの特異な観点でCMOSとは非常に異なっている。1)論理ゲートとワイヤは同じ遅延を持ち,2)回路のレイアウトはそのタイミング特性に影響する。これらの特性により,NMLにおけるCMOSレジスタ転送レベル回路の簡単なマッピングが非効率的であることが明らかになった。回路論理設計はこの新しい技術に適合しなければならない。1つの興味深い側面は,並列の代わりにビット直列回路を設計する機会であり,より少ない面積占有で同等の性能を達成する。本論文では,一般的な事例研究を通して,磁気弾性時計を有するNMLにおける並列および直列設計を調査した。これは3つの異なるバージョン(完全並列,完全直列,並列)で設計され,待ち時間,スループット,面積占有,および回路散逸の観点から解析される。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 論理設計 ,  スループット ,  CMOS ,  電磁弾性 ,  事例研究 ,  *待ち時間 ,  金属線
準シソーラス用語： レジスタ転送レベル ,  論理ゲート ,  CMOS技術 ,  低電力化 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  論理回路  (NC05070B)

タイトルに関連する用語 (2件)： 論理 ,  計算