文献

J-GLOBAL ID：201802273224801318   整理番号：18A1668796

SPGenのC言語フロントエンドによるループ最適化と性能評価

著者 (4件)： 李珍泌 (理研 計算科学研究セ) ,  上野知洋 (理研 計算科学研究セ) ,  佐藤三久 (理研 計算科学研究セ) ,  佐野健太郎 (理研 計算科学研究セ)
資料名： 情報処理学会研究報告(Web)  (IPSJ Technical Report (Web))
巻： 2018  号： HPC-165  ページ： Vol.2018-HPC-165,No.39,1-7 (WEB ONLY)  発行年： 2018年07月23日 
JST資料番号： U0451A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 半導体技術の停滞によってチップ内の限られたトランジスタを有効に活用して高い性能を達成するためにアプリケーションに特化した専用アーキテクチャが注目を集めている。従来,専用アーキテクチャはApplication Specific Integrated Circuit(ASIC)によって実現されていたが,開発期間とコストが増大してきていることから,一部ではプログラミング可能な集積回路を持つField Programmable Gate Array(FPGA)が用いられるようになった。しかし,従来のプログラミングモデルであるハードウェア記述言語や高位合成コンパイラでは高い生産性と性能を同時に達成することが困難である。本稿はC言語の一部をFPGA化するC言語ベースのプログラミングモデルC2SPDの提案を行う。FPGAハードウェアを生成する処理系のバックエンドとしてストリーム計算に特化したFPGA開発プラットフォームであるSPGenを用いる。C2SPDは独自の指示文を含むC言語コードを受け取り,SPGenの独自言語のコードに変換する。SPGen処理系はコードをVerilogに変換することでFPGAハードウェアを生成する。C2SPDの指示文はFPGA化を行うコード領域の指定やハードウェア最適化に関するヒントを含む。2次元ステンシル計算をC2SPDで記述し,Intel Arria10を用いた性能評価で175.41GFLOPSの性能を達成した。この結果はC2SPDの指示文によってベクトル化やLoop Unrollの最適化を施したものであり,最適化なしのハードウェアに比べて220倍の性能改善を達成している。(著者抄録)

シソーラス用語： *実装 ,  FPGA ,  C言語 ,  *モデル ,  ループ ,  ハードウェア ,  *数値計算 ,  性能評価 ,  最適化 ,  プログラム構造
準シソーラス用語： FPGAハードウェア ,  *ステンシル計算 ,  *プログラミングモデル ,  ループ最適化

分類 (2件)： 数値計算  (JE02000J) ,  ディジタル計算機方式一般  (JC02010O)

引用文献 (13件)：

• SystemC: http://www.accellera.org/downloads/standards/systemc.
• Xilinx Vivado HLS: https://japan.xilinx.com/products/design-tools/vivado/integration/esl-design.html.
• CyberWorkBench: http://jpn.nec.com/cyberworkbench/index.html.
• OpenCL Overview: https://www.khronos.org/opencl.
• Intel FPGA SDK for OpenCL: https://www.altera.co.jp/products/designsoftware/embedded-softwaredevelopers/opencl/overview.html.

タイトルに関連する用語 (5件)： C言語 ,  フロントエンド ,  ループ ,  最適化 ,  性能評価