文献

J-GLOBAL ID：201802274814575151   整理番号：18A0845644

DeDeX:制限されたBoltzmannマシン人工神経回路網のための深層学習加速器【JST・京大機械翻訳】

DeepX: Deep Learning Accelerator for Restricted Boltzmann Machine Artificial Neural Networks

著者 (1件)： Kim Lok-Won (Department of Computer Science and Engineering, Kyung Hee University, Seoul, South Korea)
資料名： IEEE Transactions on Neural Networks and Learning Systems  (IEEE Transactions on Neural Networks and Learning Systems)
巻： 29  号： 5  ページ： 1441-1453  発行年： 2018年 
JST資料番号： T0881A  ISSN： 2162-237X  CODEN： ITNNEP  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 高性能汎用プロセッサに関する多くの研究と商業的存在があったが,更なる計算加速のために完全にカスタマイズされたハードウェアアーキテクチャを必要とする多くの応用がある。最近,深い学習が広い範囲のアプリケーションで学習するのに成功裏に使われているが,それらの重い計算需要はそれらの実用的な応用をかなり制限している。本論文では,制限されたBoltzmannマシン(RBM)ANNsである人工ニューラルネットワーク(ANN)の高い計算要求を軽減するために,完全にパイプライン化された加速アーキテクチャを提案した。実装したRBM ANN加速器(1024×1024ネットワークサイズ,バッチ当たり128入力ケースを使用し,最先端のフィールドプログラマブルゲートアレイ(FPGA)(Xilinx Virtex 7XC7V-2000T))を統合し,一般目的プロセッサ上で動作するソフトウェアソリューションより約193倍高い性能を得た。最も重要なことに,アーキテクチャは,FPGAデバイス(XC2VP70)に実装されたとき,以前の研究と比較して,4倍(バッチ学習で12倍)高い性能を可能にした。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 計算機アーキテクチャ ,  CASE ,  演算プロセッサ ,  カスタム化 ,  *Boltzmannマシン ,  応用プログラム ,  ロット ,  *加速器 ,  *学習 ,  *ニューラルネットワーク ,  FPGA
準シソーラス用語： *深層学習 , 【Automatic Indexing@JST】

分類 (1件)： 人工知能  (JE08000Z)

タイトルに関連する用語 (5件)： 制限 ,  Boltzmannマシン ,  人工神経回路網 ,  深層学習 ,  加速器