文献

J-GLOBAL ID：201802275168800077   整理番号：18A2230039

多重遅延信号除去演算子の再帰的実行と,悪いグリッド条件下でのプリフィルタおよびインループフィルタPLLSにおけるそれらの応用【JST・京大機械翻訳】

Recursive Implementation of Multiple Delayed Signal Cancellation Operators and Their Applications in Pre-Filtered and In-Loop Filtered PLLs Under Adverse Grid Conditions

著者 (3件)： Gude Srinivas (Department of Electrical Engineering, National Tsing Hua University, Taiwan) ,  Chu Chia-Chi (Department of Electrical Engineering, National Tsing Hua University, Taiwan) ,  Vedula Sastry V (Department of EEE, GVP College of Engineering (A), India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： IAS  ページ： 1-8  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 位相同期ループ(PLL)は電力電子コンバータのグリッド同期と制御に広く利用されている。より最近,ループ内フィルタ処理とプレフィルタ化ベースPLLの両方が,グリッド電圧量の迅速で正確な推定により,より一般的になっている。従来の同期参照フレーム(SRF)-PLLを用いることにより,基本周波数正系列(FFPS)グリッド電圧量を抽出するために,多重遅延信号除去(MDSC)演算子に基づく先進フィルタを,αβフレームとdqフレームの両方で成功裏に研究した。これらの演算子は,既存のカスケード遅延信号除去(CDSC)演算子と比較して,遅延時間と望ましくない高調波を構成するためのより柔軟性を提供することができる。本論文では,それらのディジタル実装を直接形式実現から再帰形式実現へ拡張する。再帰形式のMDSC実装により,前処理したMDSC-PLLとインループフィルタ化したMDSC-PLLの両方を詳細に調べた。これらのPLLsの設計指針についても概説した。これら2つの提案したPLLの比較研究とそれらの動的性能の検証を実験検証によって行った。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 高調波 ,  電力 ,  柔軟性 ,  基本振動数 ,  電圧 ,  変換器 ,  ディジタル方式 ,  位相同期ループ ,  フィルタリング ,  前処理 ,  *フィルタ
準シソーラス用語： 設計指針 ,  遅延時間 ,  プレフィルタ ,  *プリフィルタ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： 多重遅延 ,  演算子 ,  グリッド ,  プリフィルタ ,  応用