文献

J-GLOBAL ID：201802276093960698   整理番号：18A0726293

植込み型神経記録のための1V10ビット25kS/s VCOベースADC【JST・京大機械翻訳】

A 1 V 10 bit 25 kS/s VCO-based ADC for implantable neural recording

著者 (2件)： Tong Xingyuan (School of Electronics Engineering, Xi’an University of Posts and Telecommunications, Xi’an, China) ,  Wang Jie (School of Electronics Engineering, Xi’an University of Posts and Telecommunications, Xi’an, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： BioCAS  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 電圧制御発振器(VCO)に基づく差動入力A/Dコンバータ(ADC)を,埋め込み可能なバイオエレクトロニクスのために提案した。二つの単一終端VCOベースADCを整合させ,差動入力をサポートするために結合し,従って,共通モード干渉と高調波歪を抑制した。二つの整合ADCのディジタル出力を処理するために利用される10ビット二値減算回路は,最終ディジタル出力を発生させる。電力消費とチップ面積の更なる低減のために,Domino論理ゲートを用いて減算回路を実現した。0.18μm CMOSプロセスで設計され,10ビット25kS/s VCOベースADCは1V電源下で動作できる。このADCの活性面積は270μm×100μmで,類似の性能を持つ逐次近似レジスタ(SAR)ADCよりはるかに小さい。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： VCO【発振器】 ,  干渉 ,  AD変換器 ,  *減算器 ,  レジスタ ,  高調波歪 ,  電力消費 ,  逐次近似 ,  CMOS
準シソーラス用語： 論理ゲート ,  チップ面積 ,  バイオエレクトロニクス ,  *神経記録法 , 【Automatic Indexing@JST】

分類 (1件)： 発振回路  (NC05020Y)

タイトルに関連する用語 (4件)： 植込み ,  神経記録 ,  VCO ,  ADC