文献

J-GLOBAL ID：201802277221528438   整理番号：18A0408232

FPGAを用いた電力効率の良いと高度にスケーラブルな並列グラフサンプリング【Powered by NICT】

Power-efficient and highly scalable parallel graph sampling using FPGAs

著者 (3件)： Tariq Usman (Electrical and Computer Engineering, Western Michigan University, Kalamazoo MI 49008 USA) ,  Cheema Umer I. (Technology & Manufacturing Group, Intel Corporation, USA) ,  Saeed Fahad (Electrical and Computer Engineering, Western Michigan University, Kalamazoo MI 49008 USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ReConFig  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ビッグデータは一般的に有向または無向グラフで表されるエネルギー効率は,データセンタにおける重要な問題である。このビッグデータグラフの解析は,データだけでなく不規則なメモリアクセスパターンの体積と速度により挑戦的である。グラフサンプリングが重要な特性を維持しながら,グラフの大きさを減らすために最も有効な方法の一つである。本論文では,時間及びエネルギー効率的なFPGAベースグラフサンプリング法の設計と実装を提示した。これはメモリ分散クラスタ,マルチコアとGPUを含む既存の並列アプローチと対照的である。この戦略は,新しいグラフデータ構造,FPGAのような再構成可能ハードウェアに適したグラフのメモリ効率の良い表現を時間及び可能にするCOPRAと呼ぶを利用している。著者らの実験は,アルゴリズムの連続CPU版と比較して,ここで提案した技術では,2xより速く,3Xよりエネルギー効率的であることを示した。は,筆者らの提案技法はGPUとマルチスレッドCPUアーキテクチャに匹敵する高速化を与えるがエネルギー消費であるGPUより10倍少ないとCPUよりも2倍少ないことを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 高速化 ,  記憶装置 ,  エネルギー効率 ,  データセンタ ,  アルゴリズム ,  無向グラフ ,  *FPGA ,  *グラフ ,  マルチスレッド ,  データ構造 ,  *電力効率 ,  計算機アーキテクチャ
準シソーラス用語： 再構成可能ハードウェア ,  マルチコアプロセッサ ,  ビッグデータ , 【Automatic Indexing@JST】

分類 (4件)： ディジタル計算機方式一般  (JC02010O) ,  制御方式  (JC02030K) ,  半導体集積回路  (NC03162T) ,  計算機システム開発  (JD02010R)

タイトルに関連する用語 (4件)： FPGA ,  電力効率 ,  グラフ ,  サンプリング