文献

J-GLOBAL ID：201802277703364765   整理番号：18A0943490

高性能DSP応用のための130nm技術におけるGDI技術によるKogge Stone加算器【JST・京大機械翻訳】

Kogge Stone Adder with GDI technique in 130nm technology for high performance DSP applications

著者 (3件)： Penumutchi Bujjibabu (Dept. of ECE, AEC-533437) ,  Vella Satyanarayana (Dept. of ECE, AEC-533437) ,  Satti Harichandraprasad (Dept. of ECE, AEC-533437)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： SmartTechCon  ページ： 5-10  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： VLSIシステムにおいて,集積回路設計には,中程度の重要性がある。回路の設計のために考慮した重要なパラメータは,回路の電力,遅れ,面積および複雑さである。二値加算器はディジタル回路設計,乗算器およびディジタル信号プロセッサの基本要素である。今日,大規模な研究は電力消費の低減と計算の遅れに焦点を合わせている。異なるタイプの加算器があるが,これらは伝搬遅延に関して支配的ではない。このような高速応用において,計算時間の少ない加算器が好ましい。そこで,遅延を最適化するために,Kogge Stone加算器のような並列プレフィックス加算器が好ましい。それは,設計時間に焦点を合わせた最も速い加算器であり,高性能応用のための良い代替案であると言われている。Kogge Stone Adder(KSA)の高速性は,最小の論理深さと制限されたファンアウトのためである。KSAにおいて,並列の進歩は中間段階のための高速搬送を生成するための範囲を与える。各レベルは同時に伝搬生成(PG)ブロックを生成する。64ビット加算器のすべてのタイプの間で,KSAにはより少ない遅延(11.37ns)がある。本研究において,64ビットGDI論理ベースのKSAスキーマを,130nm技術においてMentor Graphics EDA Toolを使用することによって設計した。遅延,平均電力消費(MOSトランジスタの種々の寸法と供給電圧の範囲)のような性能パラメータを測定し,性能に関する最良加算器を,GDI技術で設計された407.07psの遅延を持つものとして観測した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： MOSFET ,  最適化 ,  ディジタル信号プロセッサ ,  ディジタル回路 ,  CPU時間 ,  高速度 ,  電力消費 ,  超LSI ,  データ構造 ,  乗算器 ,  *加算器 ,  電力
準シソーラス用語： プレフィックス ,  伝搬遅延 ,  集積回路設計 , 【Automatic Indexing@JST】

分類 (2件)： 演算方式  (JC02020Z) ,  論理回路  (NC05070B)

タイトルに関連する用語 (5件)： 高性能 ,  DSP ,  応用 ,  GDI ,  加算器