文献

J-GLOBAL ID：201802279956171565   整理番号：18A0161261

低電圧低オフセット二重強アームラッチ比較器【Powered by NICT】

A low-voltage low-offset dual strong-arm latch comparator

著者 (3件)： Papadopoulou Aikaterini (University of California at Berkeley, CA) ,  Milovanovic Vladimir (University of Kragujevac, Serbia) ,  Nikolic Borivoje (University of California at Berkeley, CA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： A-SSCC  ページ： 281-284  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 二重強いアーム(DSA)コンパレータは,深くスケール技術における低電圧動作を標的とし設計した。第二再生ラッチの添加はオフセット感度とオフセットの両方の低減を助ける広い電圧範囲の従来の2重テールラッチとして同等かまたはより良好な性能を維持した。大コンパレータオフセット測定アレイは28nm FDSOIプロセスで作製した。DSAオフセットは6金型の8.5mVであると測定され,イソ面積とイソ容量条件で従来のトポロジーよりも約30%低かった。も供給とコモンモード電圧とよくスケールすることを示し,電圧範囲を超えて最大65%オフセットを達成することである。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 位相幾何学 ,  *コンパレータ ,  *電圧 ,  *アーム ,  *オフセット
準シソーラス用語： コモンモード電圧 ,  FDSOI ,  *低電圧 , 【Automatic Indexing@JST】

分類 (2件)： 増幅回路  (NC05040U) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 低電圧 ,  オフセット ,  比較器