文献
J-GLOBAL ID:201802280666753643   整理番号:18A2035833

50kHz BWと74.4dB SNDRによる0.4V G_m-C比例積分器に基づく連続時間δσ変調器【JST・京大機械翻訳】

A 0.4-V $G_{m}$ - $C$ Proportional-Integrator-Based Continuous-Time $ΔΣ$ Modulator With 50-kHz BW and 74.4-dB SNDR
著者 (6件):
資料名:
巻: 53  号: 11  ページ: 3256-3267  発行年: 2018年 
JST資料番号: B0761A  ISSN: 0018-9200  CODEN: IJSCBC  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文は,0.4V供給の下でのG_m-CベースのΔΣ変調器を提示した。三次連続時間ΔΣ変調器を,各積分器の出力スイングを最小化する比例経路用のフィードフォワード抵抗器を持つ三つのG_m-C比例積分器(PI)をカスケード化することにより提案し,最後の二つの変換器が線形入力範囲内で動作することを保証した。最初のG_m-C積分器の前のアナログ変換器(DAC)に対する9タップ有限インパルス応答(FIR)ディジタル変換器は,フィードバック信号からの大きな帯域外量子化雑音をフィルタし,より良い線形性のための最初のトランスコンダクタの静かな入力を発生させる。フィードバックバイアス制御技術を提案して,低供給電圧の下でG_mセルの安定した相互コンダクタンスを達成した。提案したΔΣ変調器を90nm CMOSにおいて作製し,50kHz帯域幅内で74.4dBのピーク信号対雑音と歪比(SNDR),85.2dBピークスプリアスフリーダイナミックレンジ(SFDR),78.5dBダイナミックレンジ(DR)を達成した。これはほぼ閾値供給電圧の下でのG_m-Cベース変調器の最初の実証である。FoM_wは61.2fJ/変換ステップであり,FoM_sは167dBであり,報告された低電圧ΔΣ変調器設計を上回った。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  変復調回路 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る