文献
J-GLOBAL ID:201802281438675579   整理番号:18A0348522

CL CPA:低電力,高速動作モードのためのハイブリッド桁上げlookahead/carry伝播加算器【Powered by NICT】

CL-CPA: A hybrid carry-lookahead/carry-propagate adder for low-power or high-performance operation mode
著者 (5件):
資料名:
巻: 57  ページ: 62-68  発行年: 2017年 
JST資料番号: H0891A  ISSN: 0167-9260  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: オランダ (NLD)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文では,低電力(LP)あるいは高性能(HP)運転モードのいずれかで使用されるかもしれない二重動作モード加算器を提案した。加算器は桁上げ先見と桁上げ伝搬構造を基にしたハイブリッド構造を持ち,CL CPAと呼ばれている。二つの動作モードの選択は,操作期間中モード選択ビットにより実行した。加算器のハイブリッド構造は,アプリケーションデッドラインとシステム利用可能なエネルギー資源に依存して運転モードを選択することの特徴を提供する。加算器構造はキャリー先読み木(CLT)構造を修飾し,桁上げ伝搬加算器(CPA)とを組み合わせることにより実現した。LPモードの間,CPA構造を用いて,CLTはパワーゲーティングスキームを介して不活性化した。一方,HPモード中に,CLT構造が活性化されると加算器は両CLTとCPA構造を用いた最大速度と消費電力で行った。提案したハイブリッド加算器の有効性は,その速度,出力,エネルギー,および面積パラメータを比較する広範囲の電源電圧における45nm CMOS技術のためのHSPICEシミュレーションを用いて得られた他の従来の加算器のにより評価した。結果は,LPからのスイッチングを明らかにしてHP運転モードに64ビットCL CPAの遅延,電力,エネルギーの約5.4倍減少,2.5X増加,および2.1倍減少させ,それぞれ供給電圧にわたってそれらを平均した。・高速・低電力加算器の両方が要求される提案したハイブリッド加算器は,応用のための許容領域利用速度とパワーに柔軟性を提供する。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (5件):
分類
JSTが定めた文献の分類名称とコードです
符号理論  ,  汎用演算制御装置  ,  演算方式  ,  専用演算制御装置  ,  ディジタル計算機ハードウェア一般 

前のページに戻る