文献

J-GLOBAL ID：201802281549702561   整理番号：18A2163210

垂直チャネルデバイスのレイアウト密度利益の評価【JST・京大機械翻訳】

Assessing Layout Density Benefits of Vertical Channel Devices

著者 (3件)： Wang Wei-Che (Department of Electrical Engineering, University of California at Los Angeles, Los Angeles, CA, USA) ,  Zhao Charles (Department of Electrical Engineering, University of California at Los Angeles, Los Angeles, CA, USA) ,  Gupta Puneet (Department of Electrical Engineering, University of California at Los Angeles, Los Angeles, CA, USA)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 37  号： 12  ページ： 3211-3215  発行年： 2018年 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 垂直チャネル素子は,縮小面積と大きな駆動電流に対するサブ5nm領域の有望な候補と考えられている。垂直チャネル装置のレイアウト設計と製造の詳細のいくつかのスタイルを提案した。しかし,最新のデバイスに対する高速変化製造制約のために,最も効率的なレイアウト構造はまだ探求されていない。本論文において,著者らは,潜在的に最もコンパクトな垂直配置スタイルである,結合力垂直チャネル装置レイアウトのセル面積に関する効率を研究した。筆者らは,設計ルールと折畳み戦略の選択を与えられたセル面積の迅速な評価を提供するために,結合された電力レイアウトのための効率的な垂直レイアウト生成フレームワークを開発し,実装した。結果を垂直積層横方向チャネル素子と外部結合パワー垂直チャネル素子と比較した。セルレベルとチップレベルの両方の比較により,結合パワーレイアウトは横方向デバイスと垂直外部結合パワーレイアウトよりも面積効率が高いことを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 配置設計 ,  折畳み ,  高速度 ,  電力 ,  付着力 ,  *チャネル
準シソーラス用語： 面積効率 ,  設計規則 ,  駆動電流 ,  *垂直チャンネル , 【Automatic Indexing@JST】

分類 (2件)： 集積回路一般  (NC03161C) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (5件)： 垂直チャネル ,  レイアウト ,  密度 ,  利益 ,  評価