文献

J-GLOBAL ID：201802283445620844   整理番号：18A0195761

超低電力と高性能ナノ電子デバイス【Powered by NICT】

Ultra low power and high performance nanoelectronic devices

著者 (1件)： Balestra Francis (IMEP-LAHC, Grenoble-Alpes University, Grenoble INP-Minatec, France)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ASICON  ページ： 1049-1052  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： スケーリング,電力消費と性能を扱う今後二年間における将来のナノエレクトロニクス素子のための多くの挑戦に直面している。よりMooreとそれを超えてCMOS分野でロードマップの終わりのための最も有望な解決策,超薄Si Ge III-V/OI,2D層(ホスホレン,遷移金属二カルコゲン化物など),1D半金属,歪Si,Ge,III-V族(InAs,GaSb,AlGaSb,傾斜層,量子井戸など),先進ナノデバイスアーキテクチャ,特に最終マルチゲートナノCMOSとナノワイヤFETと組み合わせたトンネルFETとFeFETを用いたヘテロ構造,およびハイブリッドナノスケールトランジスタのような革新的材料を含めて提示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 量子井戸 ,  *CMOS ,  一次元 ,  半金属 ,  電力消費
準シソーラス用語： ヘテロ構造 ,  FeFET ,  トンネル電界効果トランジスタ ,  ナノワイヤトランジスタ ,  ナノCMOS ,  ロードマップ ,  ナノエレクトロニクス , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (3件)： 低電力 ,  高性能 ,  ナノ電子デバイス