文献

J-GLOBAL ID：201802283717947254   整理番号：18A1678044

スピントルクベース可逆Dラッチの実装と解析【JST・京大機械翻訳】

Implementation and Analysis of Spin-Torque-Based Reversible D-Latch

著者 (3件)： Kulkarni Anant (Department of Electronics and Communication Engineering, Indian Institute of Technology Roorkee, Roorkee, 247667, India) ,  KumarKaushik Brajesh (Department of Electronics and Communication Engineering, Indian Institute of Technology Roorkee, Roorkee, 247667, India) ,  Zilic Zeljko (Department of Electrical & Computer Engineering, McGill University, Montreal, Quebec, H3A-2A7, Canada)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： CCECE  ページ： 1-4  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 固有の並列処理の能力による量子計算は,複雑な計算問題に対する解の一つとして現れる。これに関連して,可逆的組合せと逐次回路の量子回路ベース設計のためのいくつかの提案を行った。しかしながら,可逆的逐次論理の実装は可逆的組合せ論理と比較して困難である。Spin-torqueベースの再構成可能アーキテクチャは,量子回路を実現するために利用することができた。しかし,アーキテクチャは,必要な数の単一量子ビット回転と2量子ビットエンタングルメントにより,可逆的逐次論理に利用される量子回路の最適化分解を必要とする。本論文では,可逆D-Latchを表す量子回路の基本分解を,基本量子ライブラリ{R_y(θ),R_z(θ),√SWAP}の助けを借りて最適化した。5クロックサイクルにわたるD-ラッチを実現するために必要な基本操作の数は,43.56%減少した。実装と解析のために考慮したD-ラッチの平均忠実度は,各クロックサイクルの終わりに97%以上である。次の状態入力に利用される現在の状態出力を近似することにより忠実度をさらに改善した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 組合せ論 ,  並列処理 ,  量子計算 ,  *クロック ,  順序回路 ,  計算機アーキテクチャ ,  最適化 ,  量子もつれ
準シソーラス用語： 量子ビット ,  リコンフィギャラブルアーキテクチャ ,  量子回路 ,  *スピントルク , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (3件)： スピントルク ,  実装 ,  解析