文献

J-GLOBAL ID：201802284833889605   整理番号：18A0166602

Skylake-SPとXeon Phi KNLを用いた大容量キャッシュ付メニーコアの主記憶遅延特性評価

著者 (2件)： 田邊昇 ,  遠藤敏夫
資料名： 情報処理学会研究報告(Web)  (IPSJ Technical Report (Web))
巻： 2017  号： HPC-162  ページ： Vol.2017-HPC-162,No.2,1-9 (WEB ONLY)  発行年： 2017年12月11日 
JST資料番号： U0451A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： DIMM型3D Xpointの市販が2018年に予定されており,大容量で大遅延な主記憶が手軽に構築可能になろうとしている。本研究はXeon Phi KNLのようなオンパッケージの高バンド幅大容量DRAMキャッシュ(EDC)により,主記憶遅延の隠ぺいがどの程度可能なのかを高スループットに推定する方法を提案する。メニーコアにおいてはマルチスレッド時の性能予測が重要だが,Xeon Phi KNLにはキャッシュミスに起因するStallを測るカウンタがない。よって従来のエミュレータは移植不可能である。そこで,KNLのメモリシステムを概ね踏襲した構成のSkylake-SPとKNLのEDCと組み合わせた想定システム上での,多様なアプリケーションに対する網羅的な遅延特性の推定について報告する。本研究と同等な評価はCPUのOoO機構を模擬しない高速簡略型シミュレータでは再現できない。低速詳細型のシミュレータでは想定遅延1種あたり千年以上かかるものなので,本報告のような網羅的な評価はできない。(著者抄録)

シソーラス用語： *マイクロプロセッサ ,  DRAM ,  キャッシュメモリ ,  *主メモリ ,  *遅延特性 ,  スループット ,  計算機アーキテクチャ ,  性能評価 ,  並列処理 ,  マルチスレッド
準シソーラス用語： メニーコアアーキテクチャ ,  主記憶

分類 (1件)： ディジタル計算機ハードウェア一般  (JC04010C)

引用文献 (17件)：

• Intel. 3D Xpoint Technology. http://www.intelsalestraining.com/infographics/memory/3DXPointc.pdf, (参照 2016-11-20).
• Intel. IDF15 におけるスライドの抜粋. http://www.3dnews.ru/919364, (参照 2016-11-20).
• 田邊昇,遠藤敏夫. 中遅延大容量メモリ階層出現のインパクトと新たな対応に関する初期検討. 第157回ハイパフォーマンスコンピューティング研究会,2016, Vol.2016-HPC-157,No.11.
• Avadh Patel, Furat Afram, Shunfei Chen, and Kanad Ghose. MARSS: a full system simulator for multicore x86 CPUs. In Proceedings of the 48th Design Automation Conference (DAC '11). ACM Press, 2011, p.1050-1055.
• MARSSx86 - Micro-ARchitectural and System Simulator for x86-based Systems. http://marss86.org/~marss86/index.php/Home, (参照 2016-02-20).

タイトルに関連する用語 (6件)： PHI ,  大容量 ,  キャッシュ ,  主記憶 ,  遅延特性 ,  評価