文献

J-GLOBAL ID：201802285007841549   整理番号：18A0446782

新興回路とシステムのための先進的記憶解【Powered by NICT】

Advanced memory solutions for emerging circuits and systems

著者 (7件)： Giraud B. (Univ. Grenoble Alpes, CEA, LETI, MINATEC Campus, Grenoble, France) ,  Makosiej A. (Univ. Grenoble Alpes, CEA, LETI, MINATEC Campus, Grenoble, France) ,  Boumchedda R. (Univ. Grenoble Alpes, CEA, LETI, MINATEC Campus, Grenoble, France) ,  Gupta N. (Univ. Grenoble Alpes, CEA, LETI, MINATEC Campus, Grenoble, France) ,  Levisse A. (Univ. Grenoble Alpes, CEA, LETI, MINATEC Campus, Grenoble, France) ,  Vianello E. (Univ. Grenoble Alpes, CEA, LETI, MINATEC Campus, Grenoble, France) ,  Noel J.-P. (Univ. Grenoble Alpes, CEA, LETI, MINATEC Campus, Grenoble, France)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IEDM  ページ： 19.4.1-19.4.4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,新たな遊牧民市場に起因して増加しメモリ要求に対処するためのLETIメモリ回路設計活動の最新の結果を提示した。3D CoolCubeTM,TFETとReRAMのような異なる技術による揮発性と非揮発性の両方のメモリ解を調べた。最初に,提案した4T SRAMビットセルは,標準6Tビットセルに比べて30%の面積縮小を持つ機能性になった。第二に,再構成可能なCAM/SRAMは,最新技術よりも優れており,探索当たり1.56GHzと0.13fJ/bitエネルギーで操作した。さらに,提案したTFETベース設計は,面積と性能の点で競合と漏れ電流を有意に減少させた。最後に,クロスポイントメモリにおける提案した補償法は大きなメモリアレイを可能にするが,時間的および空間的変動の影響を減少させた。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： SRAM ,  *記憶装置 ,  揮発性 ,  漏れ電流 ,  三次元 ,  非揮発性
準シソーラス用語： 空間変動 ,  メモリアレイ ,  トンネル電界効果トランジスタ ,  再構成可能性 ,  機能性 ,  ReRAM ,  記憶回路 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (1件)： 解