文献

J-GLOBAL ID：201802285023718376   整理番号：18A1625235

DVCCに基づくフローティング容量乗算器【JST・京大機械翻訳】

Floating Capacitance Multiplier Based on DVCC

著者 (1件)： Vavra Jiri (University of Defence, Department of Electrical Engineering, Brno, Czech Republic)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： TSP  ページ： 1-4  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,1つの単純な能動素子,DVCC(微分電圧電流回路),および1つの接地した参照コンデンサを用いた浮遊容量乗算器回路の抵抗の少ない実装について述べた。容量乗算器は,高い値のオンチップ容量の実装のための集積回路の設計に使用される。容量乗算器はチップ上の価値ある空間を節約できる。テスト理由のために,アクティブ要素は市販の増幅器で構成され,検証はSPICEシミュレーションによって確実にされる。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： コンデンサ ,  集積回路 ,  微分 ,  電流 ,  増幅器 ,  漂遊容量 ,  電圧 ,  シミュレーション ,  *乗算器
準シソーラス用語： オンチップ ,  能動素子 , 【Automatic Indexing@JST】

分類 (5件)： 図形・画像処理一般  (JE04010I) ,  音声処理  (JE05000E) ,  医用画像処理  (JE04020T) ,  符号理論  (ND02030R) ,  NMR一般  (BM07041R)

タイトルに関連する用語 (1件)： 乗算器