動的電圧および周波数スケーリング制御マルチメディアプロセッサのための最適クロック周波数と最適電源電圧の両方を適応的に予測する量子化復号器

KOBAYASHI Nobuaki; ENOMOTO Tadayoshi

文献

J-GLOBAL ID：201802285323873998 整理番号：18A1670066

動的電圧および周波数スケーリング制御マルチメディアプロセッサのための最適クロック周波数と最適電源電圧の両方を適応的に予測する量子化復号器

Quantized Decoder Adaptively Predicting both Optimum Clock Frequency and Optimum Supply Voltage for a Dynamic Voltage and Frequency Scaling Controlled Multimedia Processor

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=18A1670066&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=18A1670066&from=J-GLOBAL&jstjournalNo=U0468A") }}

著者 (2件)： ,
資料名：
巻： E101.C 号： 8 ページ： 671-679(J-STAGE) 発行年： 2018年
JST資料番号： U0468A ISSN： 1745-1353 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：日本 (JPN) 言語：英語 (EN)

動的電圧と周波数スケーリング(DVFS)技術の利点を完全に利用するために,量子化復号器(QNT-D)を開発した。そのQNT-Dは予測信号処理量(M)を用いて量子化信号処理量(Q)を生成した。Qを用いてQに比例する最適周波数(opt.f_c)と最適供給電圧(opt.V_D)を得た。DVFS制御動き推定(ME)プロセッサを開発するために,QNT-DとA²BC(適応割り当て離脱条件)と呼ぶ高速MEアルゴリズムの両方を各マクロブロック(MB)に対するMを予測するために用いた。90nm CMOS技術を用いて,DVFS制御MEプロセッサを作製した。プロセッサの総電力消費(P_T)は,大幅に減少し,38.65から99.5μWまで変化し,試験ビデオ画像に依存して,従来のMEプロセッサのP_Tの3.27から8.41%にすぎなかった。(翻訳著者抄録)

, , , , , , ,
, ,

著者キーワード (4件)： , , ,

半導体集積回路 , システム設計・解析

引用文献 (13件)：

[1] S. Kim, S.V. Kosonocky, D.R. Knebel, and K. Stawiasz, “Experimental Measurement of a Novel Power Gating Structure with Intermediate Power Saving Mode,” Proc. 2004 Int. Symp. on Low Power Electronics and Design (ISLPED `04), pp.20-25, Sept. 2004. 10.1145/1013235.1013246
[2] V. Gutnik and A. Chandrakasan, “An Efficient Controller for Variable Supply-Voltage Low Power Processing,” Symp. on VLSI Circuits, pp.158-159, June 1996. 10.1109/vlsic.1996.507753
[3] K. Choi, R. Soma, and M. Pedram, “Dynamic Voltage and Frequency Scaling Based on Workload Decomposition,” Proc. 2004 Int. Symp. on Low Power Electronics and Design (IPSLED'04), pp.174-179, Aug. 2004. 10.1145/1013235.1013282
[4] Intel Corporation, “Wireless Intel SpeedStep Power Manager-Optimizing Power Consumption for the Intel PXA27x Processor Family,” Wireless Intel SpeedStep^® Power Manager White paper, 2004. from:http://download.intel.com/pressroom/kits/pxa27x/wp_wireless_speedstep.pdf.
[5] T. Fujiyoshi, S. Shiratake, S. Nomura, T. Nishikawa, Y. Kitasho, H. Arakida, Y. Okuda, Y. Tsuboi, M. Hamada, H. Hara, T. Fujita, F. Hatori, T. Shimazawa, K. Yahagi, H. Takeda, M. Murakata, F. Minami, N. Kawabe, T. Kitahara, K. Seta, M. Takahashi, Y. Oowaki, and T. Furuyama, “A 63-mW H.264/MPEG-4 Audio/Visual Codec LSI With Module-Wise Dynamic Voltage/Frequency Scaling,” IEEE J. Solid-State Circuits, vol.41, no.1, pp.54-62, Jan. 2006. 10.1109/jssc.2005.859337

, , , , , , , ,

前のページに戻る