文献

J-GLOBAL ID：201802285564335177   整理番号：18A1510559

ネットワークアプリケーションのためのINFO相互接続の信号および電力インテグリティ解析【JST・京大機械翻訳】

Signal and Power Integrity Analysis of InFO Interconnect for Networking Application

著者 (5件)： Chang Po-Hao ,  Hsieh Chia-Yuan ,  Chang Chun-Wei ,  Chuang Chih-Lun ,  Chiang Chen-Feng
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ECTC  ページ： 1720-1725  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： Mediatek INFOリンク(M-LINK)は,高速ネットワーク応用のための世界的に初めて成功している均一金型データリンクである。コア-パワードメインの大きなオン-ダイ静電容量からの利点を考慮して,INFOとコア-パワーのための結合したパワードメインを採用した。しかし,250W以上の外部コア-パワー干渉と内部INFO SSO雑音を維持するために,これらの雑音に対する全帯域目標インピーダンスの最適化が主要な課題の一つになっている。本論文では,極端な条件におけるM-LINKを設計するための系統的アプローチを提案した。本論文の最初の部分では,変調チップ電力モデル(MCPM)技術を,システムPDNを確実にするために適用した。MCPMは,システムレベルの時間領域雑音シミュレーションのための中間周波数帯域干渉を表現するための新しい電流負荷として機能するCPMを変調する。第二部では,入力パターン変調(IPM)を適用して,INFO I/Os上の最悪電力リップルと高感度回路臨界経路からのジッタを予測した。IPM方法論は,ロバストな設計を確実にするために,すべてのSI/PI影響を考慮した総合評価として役立つ。最終的に,システムPDNとINFO SI/PIに関する完全な考察を与えて,4.8Gbps速度を有するINFO I/Osは,シミュレーションと検証の両方で70%のETTアイウィンドウを達成した。また,将来のより高いシステム帯域幅要求に対して,コア-パワー融合および分離に関する設計トレードオフを検討した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 静電容量 ,  最適化 ,  雑音 ,  干渉 ,  *インテグリティ ,  電流 ,  帯域幅 ,  臨界 ,  *電力 ,  インピーダンス ,  高速度 ,  ロバスト性 ,  ジッタ ,  シミュレーション
準シソーラス用語： 総合評価 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： ネットワークアプリケーション ,  相互接続 ,  インテグリティ ,  解析