文献

J-GLOBAL ID：201802286315751964   整理番号：18A0446754

過渡TCADシミュレーションにより研究した負性静電容量FinFETの展望【Powered by NICT】

Perspective of negative capacitance FinFETs investigated by transient TCAD simulation

著者 (7件)： Ota Hiroyuki (National Institute of Advanced Industrial Science and Technology (AIST), Ibaraki, Japan) ,  Fukuda Koichi (National Institute of Advanced Industrial Science and Technology (AIST), Ibaraki, Japan) ,  Ikegami Tsutomu (National Institute of Advanced Industrial Science and Technology (AIST), Ibaraki, Japan) ,  Hattori Junichi (National Institute of Advanced Industrial Science and Technology (AIST), Ibaraki, Japan) ,  Asai Hidehiro (National Institute of Advanced Industrial Science and Technology (AIST), Ibaraki, Japan) ,  Migita Shinji (National Institute of Advanced Industrial Science and Technology (AIST), Ibaraki, Japan) ,  Toriumi Akira (Graduate School of Engineering, The University of Tokyo, Tokyo, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IEDM  ページ： 15.2.1-15.2.4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 金属(M)/強誘電(F)/M/insulator(I)/半導体(S)構造における負性容量(NC)状態の安定性と不安定性を新たに開発した過渡的TCADシミュレーションを用いた厳密に調べ,時間依存Landau-Khalatnikov(LK)方程式が考えられる。過渡解析はNCが反転層の形成に起因して不安定になり,NC状態におけるヒステリシス,定常シミュレーションによって模擬できないを生じさせることを明らかにした。新しいFinFET,F層は,ゲートコンタクトホールに位置することを提案し,(Hf, Zr)O_2に対して実験的に得られた強誘電パラメータを用いたNC状態の不安定性を避けるために設計指針を示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 反転層 ,  過渡解析 ,  ヒステリシス ,  不安定性 ,  ハフニウム ,  F層 ,  時間依存性 ,  半導体 ,  *シミュレーション
準シソーラス用語： 設計指針 ,  *FinFET ,  *TCAD , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (6件)： TCAD ,  シミュレーション ,  研究 ,  負性静電容量 ,  FinFET ,  展望