文献

J-GLOBAL ID：201802286698212671   整理番号：18A1162679

万兆イーサネット交換機高速インターフェースの信号完全性シミュレーション【JST・京大機械翻訳】

Signal Integrity Simulation for High Speed Interface of 10-Gigabit Ethernet Switch

著者 (1件)： Kong Weigang (航空工業西安航空計算技術研究所,陜西西安,710068)
資料名： Hangkong Jisuan Jishu  (Hangkong Jisuan Jishu)
巻： 47  号： 5  ページ： 112-115  発行年： 2017年 
JST資料番号： C2914A  ISSN： 1671-654X  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： ギガビットイーサネット交換機の物理層高速インターフェースの信号速度は10.3125Gb/sに達し、高速インターフェースの信号完全性は万兆イーサネット交換機設計のキー技術の1つになった。HyperLynxシミュレーションツールを利用して、万兆のイーサネット物理層の高速インターフェースに対して受動チャンネルのモデリングを行った。シミュレーション結果に従って,実行可能な最適化構成方式を与えた。シミュレーションは,10Gb/sと以上の信号の受動チャネルシミュレーション解析に好適であり,このように,高速インタフェイスPCB設計の有益な参照を提供した。Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： *インタフェイス ,  モデリング ,  *Ethernet ,  *シミュレーション ,  *交換機 ,  最適化 ,  チャネル ,  *高速度
準シソーラス用語： シミュレーションツール ,  物理層 ,  ギガビットイーサネット ,  *信号完全性 , 【Automatic Indexing@JST】

著者キーワード (5件)： 10-gigabit ethernet ,  high speed interface ,  signal integrity ,  simulation ,  S parameter

分類 (1件)： 計算機網  (JC03000K)

タイトルに関連する用語 (5件)： イーサネット ,  交換機 ,  インターフェース ,  信号完全性 ,  シミュレーション